


МАССОВАЯ БИБЛИОТЕКА ИНЖЕНЕРА

ЭЛЕКТРОНИКА

42

В.В. КЛИМОВ

ИМПУЛЬСНЫЕ КЛЮЧИ
В ЦИФРОВЫХ УСТРОЙСТВАХ



МАССОВАЯ БИБЛИОТЕКА ИНЖЕНЕРА

«ЭЛЕКТРОНИКА»


Выпуск 42

В. В. Климов

**ИМПУЛЬСНЫЕ КЛЮЧИ
В ЦИФРОВЫХ УСТРОЙСТВАХ**



МОСКВА «РАДИО И СВЯЗЬ» 1984



Scan AAW

ББК 32.847

К49

УДК 621.374.3/4+621.314.57

РЕДАКЦИОННАЯ КОЛЛЕГИЯ:

В. М. Пролейко (отв. редактор), *В. М. Вальков*, *Б. Ф. Высоцкий*,
Г. Г. Горбунова, *В. И. Иванов*, *В. И. Котиков*, *И. В. Лебедев*,
Э. А. Лукин, *Ю. Р. Носов*, *В. И. Стафеев*, *В. Н. Сретенский* (зам.
отв. редактора), *В. А. Шахнов*

Рецензенты: *Е. Ф. Шалупов* и *В. В. Поляков*

Редакция литературы по электронной технике

Климов В. В.

К49 Импульсные ключи в цифровых устройствах. — М.: Радио и связь, 1984. — 80 с., ил. — (Массовая б-ка инженера «Электроника», вып. 42).

20 к.

Дан обзор схем импульсных ключей с запоминанием сигнала управления. Рассмотрено применение импульсных ключей в цифровых устройствах на микросхемах, в том числе в устройствах для синхронизации, временного разделения, суммирования и вычитания импульсных сигналов, формирования и регистрации серий импульсов, деления, умножения, возведения в степень и извлечения корня, в сдвигающих регистрах, распределителях и счетчиках импульсов.

Для инженерно-технических работников, занимающихся проектированием и применением микросхем.

$\frac{2403000000-098}{\text{К } 046(01)-84}$ 153-84

ББК 32.847
6Ф0.3

Введение

В процессе развития цифровой техники и микроэлектроники создано большое количество различных функциональных схем, основными из которых являются элементы И, ИЛИ, НЕ, их производные элементы И—НЕ, ИЛИ—НЕ, триггер с отдельными входами (*RS*-триггер) и триггер со счетным входом. На основе этих элементов могут быть спроектированы цифровые системы любой сложности.

Проектирование цифровых систем существенно упрощается и становится более логичным, если использовать в качестве одного из элементов импульсный ключ с запоминанием сигнала управления. Триггер со счетным входом является комбинацией *RS*-триггера и импульсного ключа с запоминанием сигнала управления, называемого обычно схемой управления триггера со счетным входом. Однако эти импульсные ключи применялись только в триггерах со счетным входом, в счетчиках, распределителях импульсов и в сдвигающих регистрах.

Схема управления триггера со счетным входом рассмотрена в данной книге как самостоятельное устройство, выполняющее функцию импульсного ключа (коммутатора импульсов) с запоминанием сигнала управления в момент начала и на все время коммутации сигнала. Функциональное назначение такого устройства—коммутация импульсов со входа на один из двух выходов по сигналу управления при независимости коммутации от состояния сигнала управления после начала и во время коммутации. Использование схемы управления триггерного устройства в качестве самостоятельного устройства позволяет расширить области применения импульсных ключей, построить новые схемы импульсных ключей и цифровые устройства с такими ключами.

Приведены схемы импульсных ключей с запоминанием сигнала управления, построенные на логических элементах РТЛ и ТТЛ, на МДП-транзисторах, на *N*- и

S-негатронах. На основе импульсных ключей предложены устройства для синхронизации, временного разделения, суммирования и вычитания импульсных сигналов, сравнения частот импульсных сигналов, выделения сигналов с меньшей и большей частотами из двух импульсных сигналов, вычитания первого импульса из серии импульсов; триггер с двумя счетными входами, триггер с запуском по входам сброса и установки фронтами импульсов, триггер с запуском по входам сброса и установки парными импульсами, двоично- n -ичный счетчик, реверсивный двоичный счетчик импульсов, распределители импульсов, сдвигающие регистры, управляемые делители частоты с коэффициентами деления $K, K+1, K+0,5, K+A/B, \sum_{i=1}^K i, 2 \sum_{i=1}^K i, \sum_{i=1}^K \sum_{j=1}^i j$, устройства

для умножения, деления, возведения в n -ю степень и извлечения корня до 5-й степени, устройства для формирования и для регистрации серий импульсов и устройство для преобразования цифровых кодов в частоту импульсов.

Технические решения по всем перечисленным устройствам могут быть реализованы на серийно выпускаемых промышленностью микросхемах и использованы при создании микросхем таких устройств.

1. Импульсные ключи с запоминанием сигнала управления

1.1. Основные определения

Импульсный ключ с запоминанием сигнала управления — устройство, осуществляющее коммутацию импульса со входа на выход по сигналу управления и запоминающее сигнал управления в момент начала действия и на все время действия коммутируемого импульса, в результате чего изменение сигнала управления после начала действия и во время действия коммутируемого импульса не изменяет коммутации.

Понятие «электронный импульсный ключ с запоминанием сигнала управления» (сокращенно ЗК — запоминающий ключ) сформулировано в 1970 г. [А. с. № 285050]¹⁾. К настоящему времени предложено более 25 схем таких ключей. Наибольшее распространение получили ключи ЗК с двумя выходами (рис. 1.1). У каждого ключа ЗК имеются [1—3]: вход коммутации С, на который подаются импульсы, подлежащие коммутации на один из выходов ключа; первый и второй выходы ключа; вход управления V, который может быть парафазным. Сигнал управления на входе V определяет выход, на который коммутируется поданный на вход С импульс.

Примем, что при сигнале 0 — низкий уровень напряжения на входе V — поданный на вход С импульс всегда коммутируется на Вых. 1, а при сигнале 1 — высокий уровень напряжения — поданный на вход С импульс коммутируется на Вых. 2. Будем также иметь в виду, что при сигнале управления 0 на шинах V и \bar{V} парафазного входа управления имеются сигналы соответственно 0 и 1, а при сигнале 1 на шинах V и \bar{V} па-

¹⁾ Ссылки на авторские свидетельства здесь и в дальнейшем даются без указания фамилии автора — В. В. Климова. (Прим. ред.)

рафазного входа управления имеются сигналы соответственно 1 и 0.

Известны две разновидности ключей ЗК: ключи ЗК-1 с неизменяющейся при коммутации длительностью импульса и ключи ЗК-2 с прекращением коммутации при изменении сигнала управления во время коммутации. На рис. 1.2 представлена временная диаграмма работы ключей ЗК-1 и ЗК-2. Импульсы 1—6 со входа





Рис. 1.1. Условные обозначения импульсных ключей с запоминанием сигнала управления

Рис. 1.2. Временная диаграмма работы ключей ЗК-1 и ЗК-2

коммутации С коммутируются в соответствии с имеющимся на входе управления V сигналом 7 на первый (импульсы 8—10) и на второй (импульсы 11—13) выходы. При работе ключа ЗК-1 длительность импульсов на входе С и на выходах Вых.1 и Вых.2 одинакова. При работе ключа ЗК-2 длительности импульсов 2 и 9, а также 5 и 13 неодинаковы, что вызвано прекращением коммутации из-за изменения сигнала управления 7 на входе V во время действия импульсов 2 и 5 на входе С.

Обычно ключ ЗК используется в качестве схемы управления триггерного устройства. Нетрадиционное применение ключа ЗК — использование его в устройствах для синхронизации, временного разделения, суммирования, вычитания и сравнения импульсных сигналов, в устройствах для выделения сигнала минимальной и максимальной частоты из двух импульсных сигналов, а также его использования вне триггеров в счетчиках, распределителях импульсов и в сдвигающих регистрах.

Можно указать два применения непосредственно

ключа ЗК как самостоятельного устройства. Это, во-первых, в качестве импульсного вентиля, пропускающего или пропускающего импульсы по сигналу управления. В настоящее время в качестве такого вентиля используют элемент И. Преимуществом ключа ЗК по сравнению с элементом И в этом случае является постоянство параметров импульсов на выходе вентиля, так как длительность импульсов на выходе и входе С ключа ЗК-1 всегда одинакова, в то время как у элемента И зависит от сигнала управления (действительно, изменение сигнала управления на одном из входов элемента И во время действия импульса на другом его входе приводит к изменению коммутации).

Во-вторых, ключ ЗК можно использовать в качестве фазового дискриминатора импульсов. Если на входы С и V ключа ЗК-1 подать сдвинутые по фазе относительно друг друга прямоугольные импульсы, то импульсы с входа С пройдут на Вых.1 при $\varphi > 0$ и на Вых.2 при $\varphi < 0$, где φ — угол сдвига между импульсами соответственно на входах V и С. Наибольшее применение при проектировании импульсных и цифровых устройств находят ключи ЗК-1; ключи ЗК-2 используются только при проектировании триггерных устройств.

1.2. Импульсные ключи на логических элементах

Схема трех триггеров Джонсона [4], дополненная инвертором, может быть использована в качестве ЗК-1 с парафазным (рис. 1.3, а) или непарафазным (рис. 1.3, б) входом управления. При коммутации сигналов 1 (системы РТЛ, ДТЛ) импульсный ключ строится на элементах ИЛИ — НЕ. При коммутации сигналов 0 (система ТТЛ) импульсный ключ строится на элементах И — НЕ (рис. 1.4), причем меняется положение входа управления (в схеме рис. 1.3, а при коммутации сигналов 0 прямым входом управления становится вход \bar{V}).

Рассмотрим работу ключа при коммутации сигналов 1 (рис. 1.3, а). В исходном состоянии на входе С и на Вых.1 и Вых.2 имеются сигналы 0. На входе V и входе \bar{V} может быть любой сигнал, в качестве примера зададим сигнал 0 (на входе V — сигнал 0, на входе \bar{V} — сигнал 1). При этом на выходах элементов

ИЛИ — НЕ ЛЭ1 и ЛЭ2 имеются сигналы соответственно 0 и 1. Подача сигнала 1 на входе С приводит к формированию сигнала 0 на выходе инвертора ЛЭ2, при этом на всех входах ЛЭ4 устанавливаются сигналы 0, а на его выходе и, следовательно, на Вых.1 формируется сигнал 1. Изменение сигнала управления во вре-




Рис. 1.3. Ключ ЗК-1 с парафазным (а) и непарафазным (б) входом управления

Рис. 1.4 Ключ ЗК-1 ТТЛ для коммутации сигналов 0

мя коммутации сигнала 1 не оказывает влияния на коммутацию из-за наличия обратных связей с Вых.1 и Вых.2 на входы ЛЭ1, ЛЭ5 и ЛЭ3, ЛЭ4 соответственно. Действительно, сигнал 1, поступающий на вход




Рис. 1.5. Ключ ЗК-2 с парафазным входом управления

Рис. 1.6. Универсальный ключ ЗК

V элемента ЛЭЗ формирует сигнал 0 на выходе этого элемента и на входе ЛЭ5, но это не приводит к изменению сигнала на Вых.2, поскольку с Вых.1 на вход ЛЭЗ подается сигнал 1. Сигнал 0, поступающий на вход V, не изменяет сигнала на выходе ЛЭ1, так как на второй вход этого элемента подается сигнал 1 с Вых.1.

На рис. 1.5 показан импульсный ключ ЗК-2 с парафазным входом управления [6]. Ключ состоит из схемы трех триггеров Джонсона (ЛЭ1, ЛЭ3, ЛЭ4, ЛЭ5), дополненной инвертором ЛЭ2 и дополнительным ЛЭ6, включенным таким образом, что элементы ЛЭ1, ЛЭ2 — ЛЭ6 образуют схему пяти триггеров — дополнительные два триггера образуются элементами ЛЭ6, ЛЭ1 и ЛЭ6, ЛЭ3. Принцип действия этого ключа основан на том, что при изменении сигнала управления во время коммутации на выходах ЛЭ1 и ЛЭ3 устанавливаются сигналы 0. На выходе ЛЭ6 формируется сигнал 1, который подается на входы ЛЭ4 и ЛЭ5, в результате чего на Вых.1 и Вых.2 устанавливаются сигналы 0, коммутация сигнала 1 прекращается. Наличие обратных связей с выхода ЛЭ6 на входы ЛЭ1 и ЛЭ3 обеспечивает запоминание сигнала 1 на выходе ЛЭ6 на все время действия коммутируемого сигнала 1. При прекращении действия сигнала 1 на входе С устанавливается на выходе ЛЭ2 сигнал 1, в результате чего устройство переходит в исходное состояние.

На рис. 1.6 показан универсальный ключ ЗК, обладающий свойствами как ключа ЗК-1 (Вых.1.1 и Вых.1.2), так и ключа ЗК-2 (Вых.2.1 и Вых.2.2). Этот ключ построен на основе схемы пяти триггеров, дополненной элементами И. Рассмотренные схемы могут применяться при проектировании цифровых систем на микросхемах.

1.3. Импульсные ключи на транзисторах

Рассмотрим более простые схемы ключей ЗК на транзисторах. Эти ключи предназначаются для использования при разработке микросхем цифровых устройств.

На рис. 1.7 показан ключ ЗК-1 ТТЛ на многоэмиттерных транзисторах [А. с. № 762179]. В исходном состоянии на входе С и на Вых.1, Вых.2 имеются сигналы 1, на входы V и \bar{V} зададим сигнал 0 (на вход V — 0, на вход \bar{V} — 1). Транзистор VT4 от-

крыт и шунтирует базу транзистора VT2, остальные транзисторы заперты. Сигнал 0, поданный на вход С, открывает транзистор VT1 и проходит на Вых.1. Транзистор VT2 не открывается, так как его база зашунтирована транзистором VT4. Сигнал управления на входы V и \bar{V} запоминается по фронту коммутируемого сигнала 0 на все время его действия. Изменение сигнала управления во время коммутации не оказывает влияния на коммутацию. Дей-




Рис. 1.7. Ключ ЗК-1 ТТЛ на транзисторах

ствительно, подача на вход V сигнала 1 не приводит к запирающему транзистора VT4, так как один из его эмиттеров подключен к Вых.1, на котором имеется сигнал 0. Подача на вход \bar{V} сигнала 0 не приводит к открыванию транзистора VT3, так как его база зашунтирована транзистором VT5, эмиттер которого подключен к Вых.1, на котором имеется сигнал 0.

Ключ ЗК-1 (см. рис. 1.7) предназначен для выполнения микросхем в интегральном исполнении, однако в случае необходимости может быть построен на транзисторах, например на КТ315 или на КТ342. Многоэмиттерный транзистор при этом образуется из двух транзисторов, переходы база — коллектор которых включаются параллельно. Ключи на этих транзисторах можно использовать на частотах, не превышающих 10 МГц, что соответствует диапазону микросхем серии К155. При выборе транзисторов для ключа ЗК-1 следует иметь в виду, что транзисторы VT1 и VT2 должны оставаться запертыми при подаче на их переходы база — эмиттер напряжения $2U_{КЭ.н}$ — падения напряжения на открытых, последовательно соединенных переходах коллектор — эмиттер, транзисторах VT3, VT2. Условие работоспособности:

$$U_{БЭ \max} \geq 2U_{КЭ.н} \quad (1.1)$$

где $U_{КЭ.н}$ — падение напряжения на транзисторе, находящемся в состоянии насыщения; $U_{БЭ \max}$ — максимальное значение напряжения на переходе база — эмиттер транзистора, при котором ток $I_{КЭ}$ сравним с $I_{КЭ0}$ (не превышает 1 мкА).

Условие (1.1) выполнимо практически для всех кремниевых транзисторов, в том числе и для транзисторов микросхем. Например, у транзисторов микросхем К155 при напряжении питания 5,000 В и сопротивлении в цепи коллектора 1 кОм напряжение на

коллекторе остается равным 5,000 В и, следовательно, ток $I_{КЭ}$ остается меньше 1 мкА при напряжениях на переходе база — эмиттер транзистора в диапазоне 0...0,476 В. Значение $U_{КЭ.н}$ для транзисторов микросхем серии К155 при $I_{КЭ} = 5$ мА и коэффициенте усиления по напряжению $K_U = 1$ равно 0,111 В, следовательно, для этих транзисторов $U_{БЭ \max} = 4,3U_{КЭ.н}$, что удовлетворяет условию (1.1). Данные по некоторым другим транзисторам приведены в таблице, из которой следует, что отношение $U_{БЭ \max}/U_{КЭ.н}$ находится в диапазоне 3,6 (КТ316Б) ... 17,8 В (КТ351Б).




Рис. 1.8. Ключи ЗК-1 РТЛ на транзисторах и диодах (а) и на транзисторах (б)

На рис. 1.8, а, б показаны ключи ЗК-1 РТЛ [А. с. № 652919¹⁾, 650217] Каждый ключ построен на основе RS-триггера на транзисторах VT2 и VT3, включенного в качестве нагрузки в эмиттерный повторитель на транзисторе VT1 и снабженного диодными (VD1, VD2) или транзисторными (VT4, VT5) цепями шунтирования баз транзисторов VT2 и VT3. В исходном состоянии в схемах ключей на Вх.1 и на Вых.1, Вых.2 имеются сигналы 0, на парафазном входе управления зададим сигнал 0, при этом транзистор VT3 открыт, остальные транзисторы заперты. Подача сигнала 1 на вход С приводит к открыванию транзистора VT1, в результате чего на коллекторе VT2 и, следовательно, на Вых.1 появляется сигнал 1. Изменение сигнала управления во время коммутации не оказывает влияния на коммутацию из-за шунтирования входа V последовательно соединенными диодом VD2 и открытым транзис-

¹⁾ Соавтор изобретения Б. Г. Шарипов.

тором VT3 (рис. 1.8,а) или открытым транзистором VT4 (рис. 1.8,б).

На рис. 1.9 представлен ключ ЗК-1 на МДП-транзисторах [А. с. № 661792]. Схема его эквивалентна схеме ключа на рис. 1.8,б, за исключением схемы триггера, который выполнен на транзисторах VT3—VT6. Для построения устройства рекомендуется использовать транзисторы КП306.

Т а б л и ц а

Значения параметров в режиме насыщения некоторых транзисторов

Тип транзистора	$U_{БЭ.н}$, В	$U_{КЭ.н}$, В	$U_{БЭ.макс}$, В	$\frac{U_{БЭ.н}}{U_{КЭ.н}}$	$\frac{U_{БЭ.макс}}{U_{КЭ.н}}$	$I_{БЭ.н}$, мА
КТ351Б	0,715	0,025	0,442	28,6	17,8	0,62
КТ352Б	0,715	0,026	0,437	27,5	16,8	0,43
КТ342Б	0,720	0,027	0,379	26,6	14,0	1,21
КТ315Б	0,730	0,062	0,435	11,8	7,0	2,12
КТ347Б	0,780	0,070	0,462	11,1	6,7	0,84
КТ306Б	0,770	0,085	0,412	9,1	4,9	1,90
К155	0,810	0,111	0,476	7,3	4,3	—
КТ316Б	0,815	0,143	0,509	5,7	3,6	0,80

1.4. Импульсные ключи на N- и S-негатронах

При работе на частотах более 200...300 МГц ключи ЗК следует строить на туннельных диодах, лавинных транзисторах или быстродействующих тиристорах.




Рис. 1.9. Ключ ЗК-1 на МДП-транзисторах




Рис. 1.10. Ключ ЗК-1 на туннельных диодах и транзисторах

На рис. 1.10 показан ключ ЗК-1 на туннельных диодах [2]. В основе схемы последовательное соединение двух туннельных диодов, ток максимума одного из которых (VD2) несколько (на 5—

10%) превышает ток другого туннельного диода. Цепь туннельных диодов VD1, VD2 включена в качестве нагрузки в цепь эмиттерного повторителя на транзисторе VT1. В исходном состоянии на входе С и Вых.1, Вых.2 имеются сигналы 0, транзисторы VT1, VT2 заперты, диоды VD1 и VD2 находятся в состоянии низкого напряжения. На вход V зададим сигнал 0. Напряжение питания E выбрано таким образом, что при открытом транзисторе VT1 толь-




Рис. 1.11. Ключ ЗК-1 на туннельных диодах и транзисторах с повышенной нагрузочной способностью




Рис. 1.12. Ключ ЗК-1 на S-негатронах

ко один из диодов может переключиться в состояние высокого напряжения. Поданный на вход С импульс открывает транзистор VT1, диод VD1 переключается в состояние высокого напряжения, транзистор VT2 открывается, на Вых.1 формируется импульс. Если перед подачей импульса на вход С имелся на входе V сигнал 1, то импульс с входа С переключает в состояние высокого напряжения диод VD2 и проходит на Вых.2. Запоминание сигнала управления осуществляется туннельным диодом, переключившимся в состояние высокого напряжения. При практической реализации ключа (см. рис. 1.10) следует применять туннельные диоды с током максимума не меньше 10 мА, что связано с необходимостью снижения влияния шунтирования диода VD1 переходом эмиттер — база транзистора VT2.

На рис. 1.11 представлен ключ ЗК-1 на туннельных диодах, в котором диоды и Вых.2 развязаны эмиттерным повторителем на транзисторе VT3 [А. с. № 540376¹⁾]. В этой схеме на ток максимума туннельных диодов не накладывается упомянутое ограничение.

При использовании в рассмотренных схемах германиевых туннельных диодов, например ГИ305Б, следует в качестве транзисто-

¹⁾ Соавтор изобретения Б. Г. Шарипов.

ров использовать высокочастотные германиевые транзисторы, например ГТ311, ГТ330. Совместно с арсенид-галлиевыми туннельными диодами, например АИ306Н, следует использовать кремниевые транзисторы, например КТ315, КТ342.

На рис. 1.12 показан ключ ЗК-1 на *S*-негатронах [6, А. с. № 645278], например на триодных тиристорах. Коммутация сигнала в данном устройстве осуществляется негatronами VT1, VT2, а запоминание сигнала управления — негatronами VT3 и VT4.




Рис. 1.13. Ключ ЗК-2 на *S*-негатронах

В исходном состоянии на входе *C* и *Вых.1*, *Вых.2* имеются сигналы 0. На входы *V* и \bar{V} зададим сигнал 0, при этом негatron VT4 открыт, а все остальные негatronы заперты. Открытый негatron VT4 шунтирует управляющий вывод негatronа VT2. Импульс, поданный на вход *C*, создает ток в резисторе R2, открывает негatron VT1 и проходит на *Вых.1*. Этот импульс создает также ток в резисторе R3, поэтому негatron VT4 остается открытым в течение действия импульса на входе *C* и не запирается даже при прекращении подачи сигнала 1 на вход \bar{V} . Следовательно, изменение сигнала управления во время коммутации не изменяет коммутации.

На рис. 1.13 показан ключ ЗК-2 на *S*-негатронах [3, А. с. № 785984]. В исходном состоянии на входе *C* и *Вых.1*, *Вых.2* имеются сигналы 0, на входы *V* и \bar{V} зададим сигнал 0, негatron VT1 заперт, а негatron VT2 открыт. Поданный на вход *C* импульс проходит на *Вых.1*. Этот импульс не может пройти на *Вых.2*, так как резистор в цепи *Вх.2* зашунтирован открытым негatronом VT2. Изменение сигнала управления во время коммутации приводит к открыванию запертого негatronа VT2, поэтому оба негatronа оказываются открытыми, а коммутация импульса прекращается.

Ключи ЗК-1 (рис. 1.12) и ЗК-2 (рис. 1.13) представлены как пассивные, не подключенные к источнику напряжения схемы. При использовании этих ключей целесообразно их вход коммутации подключать к эмиттеру транзистора эмиттерного повторителя.

Приведенные схемы ключей ЗК на транзисторах и негatronах проще схем ключей ЗК на логических элементах (например, схемы рис. 1.13 и 1.5).

1.5. Импульсные ключи с инверсным входом коммутации

Установка инвертора или исключение имеющегося инвертора на входе коммутации любого ключа ЗК пре-

образует его в импульсный ключ с инверсным входом коммутации (ключ ЗКИ). При этом ключи ЗК-1 и ЗК-2 преобразуются соответственно в ключи ЗКИ-1 и ЗКИ-2. Запоминание сигнала управления в таких ключах происходит по срезу подаваемого на вход коммутации импульса (рис. 1.14). Схема трех триггеров Джонсона (рис. 1.15) является ключом ЗКИ-1 на логических элементах.




Рис. 1.14. Временная диаграмма работы ключа с инверсным входом коммутации

Рис. 1.15. Ключ с инверсным входом коммутации (ключ ЗКИ)

При построении ключей ЗКИ-1 по схемам рис. 1.8—1.11 следует эмиттерный повторитель, имеющийся в цепи входа коммутации, заменить транзисторным инвертором [2].

2. Устройства для преобразования и сравнения импульсных сигналов

2.1. Устройства для синхронизации импульсных сигналов

Устройства для синхронизации импульсов позволяют формировать короткий импульс по фронту или срезу другого импульса и синхронизировать фронты импульсов.

На рис. 2.1 показаны устройства для формирования короткого импульса по фронту или срезу синхронизируемого импульса [А. с. № 785984]. Каждое из этих устройств содержит триггер Т со счетным входом и

ключ 3К-1. Триггер по счетному входу переключается фронтом импульса (например, триггеры 176ТМ1, 176ТМ2, 155ТМ2). На Вх.1 подаются синхронизируемые импульсы, на Вх.2 — импульсы тактовой частоты (рис. 2.1,а); на Вых.1 формируется короткий импульс, а на Вых.2 коммутируются импульсы тактовой частоты, не участвующие в процессе синхронизации.




Рис. 2.1. Устройства для синхронизации импульсов (а) и временная диаграмма их работы (б)


В исходном состоянии триггер Т находится в схеме рис. 2.1,а в сост. 0 (в схеме рис. 2.1,б — в сост. 1). Импульсы тактовой частоты с Вх.2 коммутируются на Вых.2. Фронт импульса 1, поданного на Вх.1, переключает триггер в сост. 1, в результате чего первый, следующий после этого фронта, импульс тактовой частоты, а именно импульс 2, коммутируется на Вых.1 (импульс 3) и одновременно переключает триггер в исходное состояние. Аналогично в результате действия на Вх.1 импульса 4 происходит коммутация импульса 5 на Вых.1 (импульс 6). Остальные импульсы с Вх.2, кроме импульсов 2 и 5, коммутируются на Вых. 2.

В рассмотренном случае импульсы 3 и 6 выработались по фронтам импульсов 1 и 4. Для выработки таких импульсов по срезу импульсов 1 и 4 необходимо либо использовать триггеры, переключающиеся срезом импульса по счетному входу С, либо на Вх.1 установить инвертор. При этом на Вых.1 будут коммутироваться импульсы 7 и 8.

На рис. 2.2,а показано устройство, позволяющее синхронизировать фронт и срез импульса и по фронту (срезу) синхронизированного импульса формировать короткий импульс с параметрами импульсов тактовой частоты [А. с. № 930618]. Устройство содержит два ключа

ча ЗК1 и ЗК2 (типа ЗК-1), RS-триггер и логический элемент ИЛИ. На Вх.1 устройства подаются синхронизируемые импульсы (рис. 2.2,б), на Вх.2 — тактовые импульсы. На Вых.1 по фронту синхронизируемого импульса формируется короткий импульс с параметрами тактового импульса, на Вых.2 — импульс с синхронизированными фронтом и срезом, длительность которого соответствует длительности синхронизируемого им-

Рис. 2.2. Устройство для формирования импульса по фронту или срезу синхронизируемого импульса (а) и временная диаграмма его работы (б)



пульса, а на Вых.3 — последовательность тактовых импульсов без сформированного на Вых.1 импульса.

В исходном состоянии в схеме рис. 2.2,а триггер Т находится в сост. 0, на Вых.1 и Вых.2 имеются сигналы 0, импульсы тактовой частоты с Вх.2 через ЗК1 проходят на элемент ИЛИ и на Вых.3, в частности, импульсам 1 и 2 на Вх.2 соответствуют импульсы 3 и 4 на Вых.3 (рис. 2.2,б). Подача синхронизируемого импульса 5 на Вх.1 приводит к изменению коммутации тактовых импульсов через ЗК1: Импульс 6 с Вх.2 коммутируется на Вых.2 ключа ЗК1, на вход С ключа ЗК2, на Вых.1 ключа ЗК2 и, следовательно, на Вых.1 устройства (импульс 7). Этот импульс переключает триггер в сост. 1, в результате чего импульсы 8—11 коммутируются на Вых.2 ключа ЗК2 и, следовательно, на Вых.3 (импульсы 12—15 соответственно). После окончания действия импульса 5 на Вх.1 первый же тактовый импульс 16 коммутируется на Вых.1 ключа ЗК1, переключает триггер в сост. 0 и через элемент ИЛИ проходит на Вых.3 (импульс 17).

На рис. 2.3,а показано устройство для формирования двух импульсов по фронту или срезу синхронизируемого импульса. Импульсы формируются по двум каналам. Устройство содержит схему (рис. 2.1,а) для

синхронизации импульсов на элементе Т1 и ключе ЗК-1, а также триггер Т2, элементы И—НЕ и НЕ. На Вх.1 устройства подаются синхронизируемые импульсы (рис. 2.3,б), а на Вх.2—тактовые импульсы. На Вых.1 и Вых.2 по фронту синхронизируемого импульса формируются разделенные во времени короткие импульсы с параметрами тактового импульса. В исходном состоянии триггеры Т1 и Т2 находятся в сост. 0, тактовые им-





Рис. 2.3. Устройство для формирования двух импульсов по фронту или срезу синхронизируемого импульса (а) и временная диаграмма его работы (б)

пульсы с Вх.2 поступают на вход коммутации С ключа ЗК, коммутируются на его второй выход, поступают на вход элемента И—НЕ, но не проходят на его выход, так как на втором входе этого элемента имеется сигнал 0 с выхода Т2.

Импульс 1 (рис. 2.3,б), поданный на Вх.1, переключает триггер Т1 в сост. 1, при этом формируется фронт импульса 2. Тактовый импульс 3, следующий первым после действия фронта импульса 1, коммутируется на первый выход ключа ЗК, проходит на Вых. 1 (импульс 4), и на вход сброса R триггера Т1, последний переключается в исходное состояние, на его выходе формируется спад импульса 2. Импульс 4 поступает также на вход S триггера Т2 и переключает его в сост. 1, при этом на его выходе формируется фронт импульса 5. Следующий тактовый импульс — импульс 6 — действу-

(вход С ключа ЗК2) подключен к выходу другой схемы (ко второму выходу ключа ЗК1).

Устройство для временного разделения двух импульсных последовательностей содержит Вх.1 и Вх.2 соответственно первого и второго импульсных сигналов, Вх.3 тактовых импульсов, Вых.1 и Вых.2 соответственно первого и второго синхронизированных импульсных сигналов и Вых.3, на который проходят неиспользованные тактовые импульсы.



В исходном состоянии триггеры Т1 и Т2 находятся в сост. 0, на входы V ключей ЗК1 и ЗК2 подаются сигналы 1, тактовые импульсы с Вх.3





Рис. 2.5. Устройство для временного разделения импульсных сигналов (а) и временная диаграмма его работы (б)

проходят на Вых.3. На Вых.1 и Вых.2 имеются сигналы 0.

Рассмотрим работу устройства при одновременной подаче импульсов 1 и 2 (рис. 2.5,б) на Вх.1 и Вх.2 соответственно. Эти импульсы одновременно переключают триггеры Т1 и Т2 в сост. 1, на входы V ключей ЗК1 и ЗК2 одновременно подаются сигналы 0. Если триггеры по счетному входу переключаются фронтами импульсов, то первый импульс тактовой частоты (импульс 3), следующий после действия фронтов импульсов 1 и 2, проходит с Вх.3 на первый выход ЗК1, и, следовательно, на Вых.1 устройства — импульс 4, причем этот импульс переключает триггер Т1 в сост. 0. Следующий импульс тактовой частоты, импульс 5, проходит с Вх.3 на второй выход ЗК1, на вход С ключа ЗК2, на первый выход ключа ЗК2 и, следовательно, на Вых.2 — импульс 6. Этот импульс сбрасывает триггер Т2 в сост. 0.

Разделенные во времени импульсы, например импульсы 7 и 8, коммутируются на Вых.1 и Вых.2 — импульсы 9 и 10 соответственно, а для синхронизации этих импульсов используются тактовые импульсы 11 и 12. На Вых.3 формируется последовательность тактовых импульсов без импульсов 3, 5, 11 и 12, использованных при синхронизации. Тактовые импульсы с Вых. 3 мож-

Рис. 2.6. Устройство для временного разделения двух импульсных сигналов (а) и временная диаграмма его работы (б)



но использовать для синхронизации третьего импульсного сигнала. В этом случае будет иметь место временное разделение трех импульсных сигналов. Увеличение числа используемых в устройстве схем рис. 2.1 позволяет разделять во времени любое количество импульсных сигналов.

На рис. 2.6,а показано устройство для временного разделения двух импульсных сигналов. Это устройство не может разделять более двух импульсных сигналов, однако его схема проще схемы, показанной на рис. 2.5. Устройство содержит два триггера со счетным входом Т1 и Т2 и ЗК-1 с парафазным входом управления (см. рис. 1.3). На Вх.1 и Вх.2 подаются разделяемые во

времени импульсные сигналы, на Вх.3 — тактовые импульсы (рис. 2.6,б); на Вых.1 и Вых.2 формируются разделенные во времени импульсные сигналы. В исходном состоянии Т1 и Т2 находятся в сост. 0, при этом на обеих шинах V и \bar{V} парафазного входа управления ключа ЗК имеются сигналы 0. Это нетипичное для ключа ЗК состояние, при этом на выходах элементов ЛЭ2 и ЛЭ3 (см. рис. 1.3) формируются сигналы 1, благодаря которым тактовые импульсы не проходят на выходы ключа ЗК. Одновременная подача импульсов 1 и 2 (рис. 2.6,б) приводит к переключению Т1 и Т2 в сост. 1, при этом на их выводах формируются фронты импульсов 3 и 4. Тактовый импульс 5, следующий первым после переключения триггеров, поступает на вход коммутации С ключа ЗК, на обеих шинах V и \bar{V} парафазного входа управления которого имеются сигналы 1. Это означает, что поступивший на вход С импульс может пройти на любой из выходов ключа ЗК. Допустим, что импульс 5 проходит на Вых.1 ключа ЗК и на Вых.2 (импульс 6). Этот импульс переключает триггер Т2 в сост. 0, при этом на инверсной шине \bar{V} парафазного входа управления ключа ЗК устанавливается сигнал 0, а на его прямой шине остается сигнал 1. Именно поэтому следующий тактовый импульс 7 коммутируется на второй выход ключа ЗК и, следовательно, на Вых.1 — импульс 8. Этот импульс переключает в исходное состояние Т1, и устройство переходит в исходное состояние. Таким образом, импульсам 1 и 2 на Вх.1 и Вх.2 устройства соответствуют разделенные во времени импульсы 6 и 8 на выходах устройства. Разделенные во времени на Вх.1 и Вх.2 импульсы 9 и 10 формируют на выходах устройства импульсы 11 и 12. Аналогично импульсам 13—15 соответствуют импульсы 16—18.

2.3. Устройства для вычитания (вычитатели) первого импульса из серии импульсов

На рис. 2.7 показан один из наиболее простых вычитателей первого импульса из серии импульсов. На Вх.1 подается серия импульсов, импульс сброса — на Вх.2, на Вых.1 коммутируется первый импульс серии импульсов, на Вых.2 коммутируются остальные, кроме первого, импульсы серии [А. с. № 847504]. В исходном состоянии триггер находится в сост. 0. Подадим на Вх.1 серию из n импульсов. Первый из них проходит

на первый выход ключа ЗК, на Вых.1 и на вход S триггера, который в результате этого переключается в сост. 1. Импульсы со 2-го по n -й коммутируются на второй выход ключа ЗК и, следовательно, на Вых.2 вычитателя. Для приведения вычитателя в исходное состояние необходимо на вход сброса Вх.2 подать импульс, который переключит триггер в сост. 0.

Рассмотренный вычитатель сбрасывается по входу сброса Вх. 2 импульсом, амплитуда которого превышает некоторое пороговое значение. Это не позволяет применить данную схему в

в устройствах со сбросом по фронту или срезу импульса.

На рис. 2.8,а показан вычитатель первого импульса из серии, сбрасывающийся по срезу импульса сброса

[А. с. № 968894]. Вычитатель состоит из RS-триггера, логического элемента ИЛИ и ключа ЗК. Серия импульсов подается на Вх.1, импульс сброса на Вх.2; на Вых.1 формируется первый импульс серии, а на Вых.2 коммутируются остальные, кроме первого, импульсы серии.

В исходном состоянии триггер находится в сост. 0, на Вх.1 и Вх.2 имеются сигналы 0, на выходе элемента ИЛИ и, следовательно, на входе управления ЗК имеется сигнал 0. Импульс 1 (рис. 2.8,б) серии импульсов, поданной на Вх.1 вычитателя, коммутируется на первый выход ЗК (импульс 2), на Вых.1 и на вход триггера, в результате чего триггер переключается в сост. 1. Сигнал 1 с выхода триггера через элемент ИЛИ поступает на вход управления V ключа ЗК. Следующие, кроме первого, импульсы серии (импульсы 3—6) с Вх.1 поступают на вход С ключа ЗК и коммутируются на его второй выход и, следовательно, на Вых.2 (импульсы 7—10 соответственно).

Для сброса вычитателя в исходное состояние на Вх.2 следует подать импульс 11. По фронту этого импульса триггер переключается в сост. 0, однако изменение состояния триггера не приводит к изменению сигнала на входе V ключа ЗК (рис. 2.8,б), так как сигнал 1 на нем обеспечивается проходящим на него через элемент ИЛИ импульсом сброса. Хотя триггер переключился в исходное состояние, но вычитатель еще в






Рис. 2.7. Вычитатель первого импульса из серии импульсов

исходное состояние не перешел, так как на входе V ключа ЗК еще не установился сигнал 0. Только с окончанием действия импульса 11 устройство переходит в исходное состояние. Благодаря сбросу устройства по срезу импульса на вход сброса можно подавать импульс сброса до окончания действия серии импульсов, но срез импульса сброса должен происходить после окончания серии импульсов.

Рис. 2.8. Вычитатель со сбросом по срезу импульса сброса (а) и временная диаграмма его работы (б)



Быстродействие вычитателей (рис. 2.7 и 2.8) существенно зависит от параметров импульса. Для достижения максимального быстродействия необходимо сбрасывать вычитатель фронтом импульса сброса и обеспечивать невливание остальной части импульса сброса на его работу. На рис. 2.9 показан быстродействующий вычитатель, работа которого не зависит от длительности импульса сброса. Устройство состоит из D -триггера и ключа ЗК-1. Серия импульсов подается на Вх.1, импульсы сброса — на Вх.2. На Вых.1 выделяется первый импульс серии, а на Вых.2 коммутируются остальные импульсы серии. На вход D -триггера должен быть подан сигнал 1.

В исходном состоянии триггер находится в сост. 1 и, следовательно, на входе управления V ключа ЗК имеется сигнал 0. Первый импульс серии, поданной на Вх.1, коммутируется на первый выход ключа ЗК и на Вых.1, при этом триггер переключается в сост. 0. Остальные импульсы коммутируются на Вых.2. Для приведения устройства в исходное состояние необходимо на вход сброса Вх.2 подать импульс сброса. Фронт импульса сброса переключает триггер в сост. 1, при этом на инверсном выходе триггера устанавливается сигнал 0.

2.4. Устройства для суммирования и вычитания импульсных сигналов

На рис. 2.10 показано устройство для суммирования двух импульсных сигналов. Оно построено на основе схемы временного разделения двух импульсных сигналов (рис. 2.5), Вых.1 и Вых.2 которой подключены к входам элемента ИЛИ. Суммируемые импульсные сигналы подаются на Вх.1 и Вх.2, тактовые импульсы —




Рис. 2.9. Вычитатель со сбросом по фронту импульса

Рис. 2.10. Устройство для суммирования импульсных сигналов

на Вх.3. На Вых.1 формируются импульсы суммарного импульсного сигнала, а на Вых.2 проходят неиспользованные в процессе временного разделения импульсы тактовой частоты.

На рис. 2.11,а представлено устройство для вычитания импульсных сигналов [А. с. № 847504, 924845]. Устройство построено на основе схемы временного разделения импульсных сигналов (элементы ЗК1, ЗК2, Т1, Т2) и вычитателя первого импульса из серии импульсов (рис. 2.7), причем в данном случае два вычитателя выполнены на одном триггере (первый вычитатель построен на ЗК3 и Т3, второй — на ЗК4 и Т3).

На Вх.1 и Вх.2 подаются (рис. 2.11,б) импульсные сигналы с частотами F_1 и F_2 соответственно, на Вх.3 подаются тактовые импульсы. На Вых.1 и Вых.2 формируются импульсные сигналы с частотами соответственно $F_1 - F_2$ и $F_2 - F_1$. Подаваемые на Вх.1 и Вх.2 импульсные сигналы разделяются по времени — импульсам 1—5 сигнала с частотой F_1 и импульсам 6—10 сигнала с частотой F_2 соответствуют разделенные во времени импульсы 11—15 и 16—20. Импульс 16 с выхода Т1 поступает на вход коммутации С ключа ЗК1, проходит на его второй выход и устанавливает

триггер Т3 в сост. 1. Импульс 11 с выхода триггера Т2 поступает на вход коммутации С ключа ЗК4, проходит на его первый выход и устанавливает Т3 в сост. 0. Импульс 17 аналогично импульсу 16 снова устанавливает Т3 в сост. 1, благодаря чему импульс 18 с выхода триггера Т1 коммутируется через ключ ЗК2 на Вых.2 устройства (импульс 21). Аналогично коммутируется импульс 20 на Вых.2 (импульс 22) и импульсы 14 и 15 на Вых.1 (импульсы 23 и 24 соответственно).





Рис. 2.11. Устройство для вычитания импульсных сигналов (а) и временная диаграмма его работы (б)

2.5. Селекторы импульсных сигналов по частоте следования

Селекторы импульсных сигналов позволяют выделять из двух импульсных сигналов один с большей или с меньшей частотой следования. На рис. 2.12,а показано устройство для выделения сигнала меньшей частоты [А. с. № 978377]. Устройство содержит два D-триггера, на входы D которых подан сигнал 1, элемен-

ты ИЛИ и И и ключ ЗК-1. В исходном состоянии триггеры Т1 и Т2 находятся в сост. 0, на Вх.1 и Вх.2 и на Вых.1 сигналов нет, на Вх.3 поступают тактовые импульсы, которые коммутируются на первый выход ключа ЗК (не показанный на рисунке).

Импульсы 1 и 2 (рис. 2.12,б), поданные на Вх.1 и Вх.2, переключают своими фронтами триггеры Т1 и Т2 в сост. 1, на их выводах формируются фронты импуль-




Рис. 2.12. Устройство для выделения сигнала меньшей частоты из двух импульсных сигналов (а) и временная диаграмма его работы (б)

сов 3 и 4, на входе управления V ключа ЗК устанавливается сигнал 1. Тактовый импульс 5, следующий первым по Вх.3 после переключения обоих триггеров, проходит на второй выход ключа ЗК и, следовательно, на Вых.1 устройства (импульс 6). Этот импульс через ЛЭ3 поступает на входы сброса R триггеров Т1 и Т2 и переключает их в сост. 0, при этом формируется срез импульсов 3 и 4, а на входе управления V ключа ЗК устанавливается сигнал 0. Импульс 6 действует на входах R только до момента сброса обоих триггеров, после чего на выходе ЛЭ2 формируется сигнал 0, который прекращает коммутацию импульса 6 через ЛЭ3. Следующий поданный на Вх.1 импульс 7 снова переключает Т1 в сост. 1, при этом на его выходе формируется фронт импульса 8. Импульс 9, поступающий на Вх.1, не оказывает влияния на триггер Т1, а импульс 10, поступающий на Вх.2, переключает Т2 в сост. 1, на выходе этого триггера формируется фронт импульса 11. Импульс 12, следующий на Вх.3 сразу после переключения Т2, коммутируется ключом ЗК на Вых.1 (импульс 13) и сбрасывает оба триггера в сост. 0. Аналогичным образом импульсы 14 и 15 на Вх.1 и Вх.2 формируют импульс 16 на Вых.1, а импульсы 17 и 18

формируют импульс 19. Импульс 20, поступающий на Вх.2 между импульсами 17 и 18, так же как и импульс 9, не оказывает влияния на состояние триггера Т2.

Как следует из временной диаграммы, устройство на Вых.1 выделило те части поданных на Вх.1 и Вх.2 сигналов, частота которых меньше частоты другого сигнала. Действительно, частота сигнала с импульсами 2 и 10 меньше частоты сигнала с импульсами 1, 7 и 9, поэтому по импульсам 2 и 10 сформированы на Вых.1 импульсы 6 и 13. Частота сигнала с импульсами 14 и 18 меньше частоты сигнала с импульсами 15, 17 и 20, поэтому по импульсам 14 и 18 сформированы на Вых.1 импульсы 16 и 19. Таким образом, устройство выделило из двух импульсных сигналов с частотами F_1 и F_2 , поданных на его Вх.1 и Вх.2, постоянную составляющую этих сигналов, или, другими словами, сигнал меньше частоты $\min\{F_1, F_2\}$ из двух импульсных сигналов.

На рис. 2.13,а, б показаны устройства, выделяющие сигнал меньшей частоты из двух импульсных сигналов и вычитающие импульсные сигналы [А. с. № 978337]. Импульсные сигналы с частотами F_1 и F_2 подаются соответственно на Вх.1 и Вх.2, тактовые импульсы — на Вх.3. На Вых.1 и Вых.2 формируются импульсные сигналы с частотами $F_1 - F_2$ и $F_2 - F_1$ соответственно, а на Вых.3 — сигнал с частотой $\min\{F_1, F_2\}$ или, другими словами, постоянная составляющая сигналов F_1 и F_2 . В исходном состоянии Т1 и Т2 находятся в сост. 0. Первый поданный на Вх.1 импульс переключает триггер Т1 в сост. 1. Импульс 2 с Вх.2 коммутируется на первый выход ключа ЗК2 и устанавливает Т2 в сост. 1. Тактовый импульс 3 с Вх.3 проходит через ключ ЗК3, поступает на входы сброса Т1 и Т2, устанавливая их в сост. 0, и на Вых.3 — импульс 4. Импульс 5 с Вх.1 снова переключает Т1 в сост. 1, а импульс 6 с Вх.1 коммутируется на второй выход ключа ЗК1 и, следовательно, на Вых.1 — импульс 7. Импульс 8 с Вх.2 снова устанавливает Т2 в сост. 1, а импульс 9 с Вх.3 коммутируется через ключ ЗК3 на входы сброса Т1 и Т2, сбрасывая триггеры в сост. 0, и на Вых.3 — импульс 10. Аналогично формируются импульсы 11 и 12. Как видно из временной диаграммы, на Вых.3 проходят все импульсы с одного из входов Вх.1 или Вх.2 устройства, а именно с того входа, на котором в текущий момент времени частота импульсов имеет меньшее зна-






Рис. 2.13. Устройство для выделения сигнала меньшей частоты из двух импульсных сигналов и для вычитания импульсных сигналов (а, б) и временные диаграммы их работы (в)



чение. Импульсам 2 и 8 на Вх.2 соответствуют импульсы 4 и 10 на Вых.3, а импульсам 13 и 14 на Вх.1 — импульсы 11 и 12 на Вых.3. Следовательно, на Вых.3 действительно формируется импульсный сигнал с частотой $\min\{F_1, F_2\}$.

Для выделения сигнала максимальной (большей) частоты $\max\{F_1, F_2\}$ следует использовать устройство, показанное на рис. 2.14. Оно




Рис. 2.14. Устройство для выделения сигнала большей частоты из двух импульсных сигналов

содержит вычитатели импульсных сигналов ВИС, селектор импульсных сигналов СИС, выделяющий из двух импульсных сигналов сигнал меньшей частоты, элемент ИЛИ и сумматор импульсных сигналов СС. Структурная схема этого устройства представлена в общем виде, чтобы его можно было построить на любых вычитателях импульсных сигналов. Каждый вычитатель ВИС формирует на

своем выходе сигнал только тогда, когда частота импульсов на Вх.1 больше частоты импульсов на Вх.2.

Устройство работает в соответствии с выражением $\max\{F_1, F_2\} = \min\{F_1, F_2\} + [(F_1 - F_2), (F_2 - F_1)]$.

На Вх.1 и Вх.2 подаются импульсные сигналы с частотами F_1 и F_2 , на Вх.3 — тактовые импульсы. На выходе первого или второго вычитателя вырабатываются импульсные сигналы с частотами соответственно $F_1 - F_2$ или $F_2 - F_1$. В любой текущий момент времени существует только один из этих сигналов, выделяющийся на выходе элемента ИЛИ. На выходе селектора СИС формируется постоянная составляющая поданных на Вх.1 и Вх.2 импульсных сигналов, или, иначе, импульсный сигнал с частотой $\min\{F_1, F_2\}$. Сигналы, сформированные на выходе элемента ИЛИ и на выходе СИС, суммируются СС, на выходе которого формируется импульсный сигнал с частотой $\max\{F_1, F_2\}$.

Для построения устройства (см. рис. 2.14) следует использовать селектор (рис. 2.13), выполняющий функции СИС и обоих вычитателей ВИС, и сумматор импульсных сигналов (рис. 2.10).

2.6. Устройства для сравнения частот импульсных сигналов

В состав устройства для сравнения частот двух импульсных сигналов входят ключи ЗК1, ЗК2 (оба типа ЗК-1) и два RS-триггера Т1 и Т2 [А. с. № 972653]. Сигналы с частотами F_1 и F_2 подаются на Вх.1 и Вх.2 соответственно. На Вых.1 формируется сигнал 0 или 1, соответствующий ситуации $F_2 > F_1$ или $F_1 > F_2$.




Рис. 2.15. Устройство для сравнения частот импульсных сигналов (а) и временная диаграмма его работы (б)

При описании работы устройства примем, что в рассматриваемый момент времени частота сигнала на Вх.2 больше частоты сигнала на Вх.1. При этом Т1 и Т2 находятся в сост. 0. Импульсы 1 и 2 (рис. 2.15,б), одновременно поданные на входы устройства, коммутируются соответственно на первый выход ключа ЗК1 и на второй выход ключа ЗК2. Триггер Т1 переключается в сост. 1, на его выходе формируется фронт импульса 3. Импульс 4 с Вх.2 коммутируется на первый выход ключа ЗК2 и переключает Т1 в сост. 0, при этом формируется срез импульса 3. Импульс 5 коммутируется на второй выход ключа ЗК2 и не оказывает влияния на состояние устройства. Импульсы 6 и 7, действующие последовательно на Вх.1 и Вх.2, переключают триггер Т1, на выходе которого формируется при этом импульс 8. Импульс 9 снова переключает Т1 в сост. 1, на выходе триггера формируется фронт импульса 10. Импульс 11, поступающий на Вх.1 вслед за импульсом 9, в то время когда Т1 находится в сост. 1, коммутируется на второй выход ключа ЗК1 и переключает Т2 в сост. 1. На Вых.1 формируется фронт импульса 12. Появление на выходе устройства сигнала 1 означает, что частота импульсов на Вх.1 превышает частоту им-

пульсов на Вх.2. Из временной диаграммы видно, что переключение триггера Т2 происходит тогда, когда на одном из входов устройства следует подряд не менее двух импульсов, например импульсы 9 и 10.

Точность сравнения частот импульсных сигналов у рассмотренного устройства зависит от длительности подаваемых на его входы импульсов: точность тем выше, чем меньше длительность импульсов. Это устройство рекомендуется использовать тогда, когда период им-




Рис. 2.16. Устройство для сравнения частот двух импульсных сигналов повышенной точности (а) и временная диаграмма его работы (б)

пульсов меньшей частоты существенно превышает длительность импульсов, подаваемых на входы устройства.

На рис. 2.16,а показано устройство для сравнения частот импульсных сигналов, на точность работы которого не влияет длительность подаваемых на его входы импульсов. В этом устройстве триггер Т1 выполнен с двумя счетными входами С1 и С2 (можно также использовать RS-триггер, запускающийся по входам S и R фронтами импульсов).

Примем, что в рассматриваемый момент времени частота сигнала на Вх.2 больше частоты сигнала на Вх.1. При этом Т1 и Т2 находятся в сост. 0. Импульсы 1 и 2 (рис. 2.16,б) с Вх.1 и Вх.2 коммутируются на первые выходы ключей ЗК1 и ЗК2. Импульс 1 переключает по счетному входу С1 триггер Т1 в сост. 1, на выходе триггера формируется фронт импульса 3. Импульс 4 с Вх.2 коммутируется на второй выход ключа ЗК2 и переключает Т1 в сост. 0; при этом на его выходе формируется срез импульса 3. Аналогично импульсы 5 и 6 переключают Т1 и формируют импульс 7. Импульс 8 с Вх.1 снова переключает Т1 в сост. 1 и фор-

мирует на его выходе фронт импульса 9. Импульс 10 с Вх.1, фронт которого действует вслед за фронтом импульса 8, коммутируется на второй выход ключа ЗК1 и переключает Т2 в сост. 1. Следовательно, частота импульсов на Вх.1 превышает частоту импульсов на Вх.2. Переключение триггера Т2 происходит тогда, когда на одном из входов устройства следуют подряд два фронта двух импульсов (импульсы 8 и 10).

Точность сравнения частот импульсных сигналов у описанного устройства зависит от длительностей фронтов импульсов, подаваемых на входы устройства.

На рис. 2.17 показан частотный дискриминатор импульсных сигналов, построенный на основе схем рис. 2.15 или 2.16. Устройство содержит схему сравнения частоты СС и ключ ЗК. На Вх.1 и Вх.2 подаются импульсные сигналы с частотами соответственно F_1 и F_2 . Сигнал с частотой F_1 коммутируется на Вых.1 или Вых. 2 в зависимости от соотношения частот F_1 и F_2 . При $F_1 > F_2$ этот сигнал коммутируется на Вых.1, а при $F_1 < F_2$ — на Вых.2.




Рис. 2.17. Частотный дискриминатор импульсных сигналов

3. Счетчики импульсов и сдвигающие регистры

3.1. Триггерные устройства

Все рассмотренные в гл. 1 ключи можно использовать для построения триггеров со счетным входом (рис. 3.1) [2, 3]. Ключ ЗК-1, предназначенный для счетного запуска триггера, должен быть снабжен дополнительными входами S и R, подача импульсов на которые приводит к коммутации этих импульсов на Вых.1 и Вых.2 соответственно, причем на коммутацию этих импульсов не должны влиять импульсы, подаваемые на вход С. Это возможно лишь в том случае, если подача на входы S или R импульса приводит к прекращению запоминания ключом ЗК-1 сигнала управления.

На рис. 3.2 и 3.3 показаны ключи ЗК-1, имеющие дополнительные входы S и R. В схеме на рис. 3.2 каждый

дополнительный вход подключен к трем логическим элементами (в частности, вход R подключен к элементам ЛЭ1, ЛЭ3 и ЛЭ4). В схеме на рис. 3.3 дополнительно установлены транзисторы VT5, VT6, а дополнительные входы подключены к эмиттерам этих транзисторов и, кроме того, к дополнительным эмиттерам установлен-






Рис. 3.1. Структурные схемы триггеров со счетным входом с ключами ЗК-1 и ЗК-2

Рис. 3.2. Ключ ЗК-1 на логических элементах с входами S и R

Рис. 3.3. Ключ ЗК-1 ТТЛ с входами S и R



ных в цепи входа коммутации транзисторов VT1 и VT2 [А. с. № 832722]. Подключение дополнительных входов к ЛЭ4, ЛЭ5 или к VT5, VT6 позволяет изменять коммутацию импульса, или, другими словами, подача сигнала на входы R или S лишает устройство свойства запоминать сигнал управления, при этом ключ ЗК коммутрует сигнал в соответствии с текущим значением сигнала на входе управления V.

Рассмотрим процесс изменения коммутации в схемах при коммутации сигнала 1. Если в исходном состоянии на входе управления V имеется сигнал 0, то подаваемый на вход коммутации C сигнал 1 коммутируется на Вых. 1. Изменим сигнал управления на входе V , подадим на этот вход сигнал 1; при этом коммутация не изменится, так как ключ $ЗК$ запомнил сигнал управления 0 в момент подачи на его вход C коммутируемого сигнала 1. Если теперь на вход R подать сигнал 1, то это приведет к прекращению коммутации сигнала со входа C на Вых.1 и к началу коммутации сигнала со входа C на Вых.2. Если после подачи сигнала 1 на вход коммутации C не происходило изменения сигнала управления на входе управления V , то подача сигнала 1 на вход R прекращает коммутацию сигнала со входа C на выходы устройства. Для того чтобы в этом случае на Вых.1 сформировался сигнал 1, необходимо подключить вход R к входу ЛЭ3 (а вход S к входу ЛЭ2). Эти связи в ключе $ЗК$ при его применении в триггере со счетным входом не обязательны, однако они повышают надежность работы ключа $ЗК$. Действительно, срез импульса на входе R прекращается на ЛЭ4 раньше, чем фронт импульса на выходе ЛЭ1 (из-за задержки, вносимой ЛЭ1), поэтому по срезу этого импульса на Вых. 1 может сформироваться короткий импульс. Наличие связи с входа R на ЛЭ3 исключает эту возможность.

В схеме рис. 3.3 подача сигнала 0 со входа R на эмиттер транзистора $VT5$ приведет к его открыванию, к шунтированию базы транзистора $VT1$ и к его запираению, в результате чего на Вых.1 формируется сигнал 1, на обоих эмиттерах $VT4$ устанавливаются сигналы 1, транзистор $VT4$, следовательно, запирается, а $VT2$ открывается — на Вых.2 коммутируется со входа C сигнал 0. Подключение дополнительных входов к логическому элементу ЛЭ1 (рис. 3.2) или эмиттерам $VT1$, $VT2$ (рис. 3.3) позволяет формировать импульсы на выходах $ЗК$ при отсутствии импульсов на его входе C .

Ключ $ЗК-2$, предназначенный для счетного запуска триггера, должен быть снабжен дополнительным входом запрещения коммутации B . Подача сигнала 1 на вход B должна прекращать коммутацию подаваемого на вход коммутации C импульса. Поступающий на вход C импульс при наличии сигнала 1 на входе запреще-

ния В не должен восприниматься схемой. Вход В в схемах ключей ЗК-2 по рис. 1.5 и 1.6 подключается к входам ЛЭ2 и ЛЭ3 (на рисунках не показано).

Триггеры со счетным входом (см. рис. 3.1) запускаются по счетному входу фронтом импульса. При необходимости запуска срезом импульса следует ключи ЗК-1 и ЗК-2 заменить на ключи ЗКИ-1 и ЗКИ-2.





Рис. 3.4. Триггер с двумя счетными входами (а) и временная диаграмма его работы (б)



Схемы ключей ЗК-1 на логических элементах значительно проще схем ключей ЗК-2. Еще большим их преимуществом при использовании в триггерах со счетным входом является возможность использования их выходов в качестве дополнительных импульсных выходов триггера. На этих выходах формируются импульсы с параметрами входных импульсов, что позволяет строить цифровые системы, в которых импульсы во всех цепях имеют одни и те же параметры. Рассмотренные в гл. 1 схемы ключей ЗК-1 на транзисторах, в том числе и схема на рис. 3.3, проще схем ключа ЗК-1 на логических элементах и схем управления серийно выпускаемых триггеров. В известных JK-триггерных устройствах [7] схема управления содержит 44 *p-n*-перехода и 12 резисторов, в то время как дополненный входами J и K ключ ЗК (см. рис. 3.3) [А. с. № 790124] — лишь 22 *p-n*-перехода и четыре резистора.

Использование ключей ЗК-2 в триггерах со счетным входом позволяет строить триггеры с двумя и более счетными входами. Триггер с двумя счетными входами состоит из RS-триггера и двух ключей ЗК-2 (рис. 3.4,а). В исходном состоянии триггер находится в сост. 0, на входах управления V ключей ЗК имеются сигналы 0. Импульс I (рис. 3.4,б) с входа C1 коммутируется на первый выход ключа ЗК, через элемент ИЛИ поступает на вход S триггера и переключает его в сост. 1. На

выходе триггера формируется фронт импульса 2, а на входах управления ключей ЗК устанавливается сигнал 1, при этом импульс 11 с входа С1 прекращает коммутироваться на выход подключенного к входу С1 ключа. Импульс 3 с входа С2 коммутируется на второй вход подключенного к этому входу ключа ЗК и через элемент ИЛИ поступает на вход R триггера, который при этом переключается в сост. 0, причем изменение сигнала управления на входе управления V ключа прекращает коммутацию импульса 3. На выходе триггера формируется срез импульса 2. Если на входы С1 и С2 приходят импульсы с совпадающими во времени фронтами — импульсы 4 и 5, то эти импульсы коммутируются на одноименные выходы обоих ключей ЗК. В рассматриваемом случае они проходят на первые выходы ключей и через элемент ИЛИ поступают на вход S триггера, в результате чего на его выходе формируется фронт импульса 6. Импульс 7 с входа С2 проходит на вход R триггера и формирует срез импульса 6 на его выходе. Аналогичным образом импульсы 8 и 9 формируют на выходе триггера импульс 10, а импульсы 11 и 12 формируют импульс 13.

Как следует из временной диаграммы работы триггера с двумя счетными входами, на работу триггера воздействуют только фронты импульсов, а в остальной части импульсы по входам С1 и С2 могут перекрываться (например, импульсы 1 и 3, импульсы 4 и 5 и т. д.).

Разработка триггера с двумя и более счетными входами открывает новые возможности в схемотехнике цифровых устройств. Так, например, подсчет числа совпадений фронтов импульсов, следующих по двум каналам, можно выполнить только с помощью триггера с двумя счетными входами.

Все серийно выпускаемые промышленностью микросхемы триггеров имеют потенциальные входы S и R, что влияет на быстродействие цифровых систем, потому что длительность импульса сброса существенно превышает длительность его фронта. С точки зрения повышения быстродействия цифровых систем целесообразно запускать триггеры по входам S и R фронтами импульсов.

На рис. 3.5 показан RS-триггер с запуском по входам SC и RC фронтами импульсов. Устройство состоит из обычного RS-триггера, на входах S и R которого ус-

на выходе элемента ИЛИ—НЕ. Входы рассматриваемого триггера обозначены SC и RC (в отличие от S и R), что означает, что по этим входам устройство запускается фронтами импульсов.

На рис. 3.6 показан триггер со счетным входом, запускающийся по всем входам фронтами импульсов. Устройство построено на основе схем рис. 3.1 и 3.5. В уст-




Рис. 3.7. RS-триггерное устройство (а) и временная диаграмма его работы (б)

ройстве вход RC имеет преимущество над входом SC, а входы RC и SC — преимущество над входом C. Это означает, что подача одного и того же импульса на эти входы действует так, как подача импульса только на вход RC.

На рис. 3.7,а показано специальное триггерное устройство [А. с. № 824411], которое выполняет функции RS-триггера при подаче на его входы парных импульсов. Устройство построено на двух ключах ЗК-1 и двух RS-триггерах и имеет три устойчивых состояния, определяемых сигналами на Bых.1 и Bых.2 соответственно, а именно: сост. 0-0, 0-1- и 1-0. В исходном состоянии триггеры Т1 и Т2 находятся в сост. 0 и, следовательно, на обоих выходах устройства и на входах V ключей ЗК1 и ЗК2 имеются сигналы 0.

Импульс 1 (рис. 3,б), поданный на Bx.1, поступает на вход C ключа ЗК1, коммутируется на его первый выход, поступает на вход S триггера Т1 и переключает его в сост. 1, на Bых.1 формируется фронт импульса 2. Импульс 3 с Bx.1 снова коммутируется на первый выход ключа ЗК1 и не изменяет состояния устройства. Импульс 4 с Bx.2 коммутируется на второй выход ключа ЗК2 и переключает триггер Т1 в сост. 0, при этом на Bых.1 формируется срез импульса 2, а на входе V ключа ЗК2 устанавливается сигнал 0. Импульс 5 с

Вх. 2 коммутируется на первый выход ключа ЗК2 и переключает Т2 в сост. 1, на Вых.2 формируется фронт импульса 6, а на входе V ключа ЗК1 устанавливается сигнал 1. Импульс 7 аналогично импульсу 3 не изменяет состояние устройства. Импульс 8, поданный на Вх.1, коммутируется на второй выход ключа ЗК1 и переключает триггер Т2 в сост. 0; при этом на Вых.2 формируется срез импульса 6, и на входе V ключа ЗК1 устанавливается сигнал 0. Импульс 9 с Вх. 1 коммутируется на первый выход ключа ЗК1 и снова переключает Т1 в сост. 1 — (импульс 10).

Таким образом, переключение триггерного устройства из сост. 0-1 в сост. 1-0 и обратное переключение производится сдвоенными (парными) импульсами (импульсы 4—5, 8—9) и идет через исходное сост. 0-0. Рассмотренное устройство с точки зрения его функционального назначения можно назвать RS-триггером с нулевым промежуточным состоянием.

3.2. Счетчики импульсов

На рис. 3.8 показан один разряд двоично-десятичного счетчика импульсов (в общем случае двоично- n -ичный счетчик). Счетчик содержит двоичный n -разрядный счетчик импульсов на триггерах Т1—Т4, вход управления и вход сброса которого подключены соответ-




Рис. 3.8. Двоично- n -ичный счетчик импульсов

венно к первому и второму выходам ключа ЗК типа ЗК-1. Выходы разрядов счетчика, на которых в двоичном коде формируется число $n-1$ (для двоично-десятичного счетчика $n-1=9$), подключены через элемент И к входу управления V ключа ЗК.

В исходном состоянии все триггеры находятся в сост. 0, на выходе элемента И и, следовательно, на входе V ключа ЗК имеется сигнал 0. Рассмотрим работу

двоично-десятичного счетчика. Первый поданный на Вх.1 импульс коммутируется на первый выход ключа ЗК и на счетный вход С первого триггера, в результате чего Т1 переключается в сост. 1. Следующие восемь импульсов, импульсы с 2 по 9, также коммутируются с Вх.1 на первый выход ключа ЗК и увеличивают записанное в счетчике число до значения 9. При этом на выходах триггеров Т1 и Т4 имеются сигналы 1; эти сигналы поступают на входы элемента И, на выходе которого также формируется сигнал 1, поступающий на вход V ключа ЗК. Десятый импульс с Вх.1 коммутируется на второй выход ключа ЗК, проходит на Вых. 1 устройства, а также на входы сброса всех триггеров, в результате чего триггеры переключаются в сост. 0 — схема переходит в исходное состояние.

В рассмотренном счетчике не имеет места состязание элементов. Длительность импульса на Вых.1 равна длительности импульса на Вх.1.

Триггеры с двумя счетными входами могут найти применение при построении быстродействующих реверсивных счетчиков с прямым QA и реверсивным QR импульсными выходами (рис. 3.9,а). В этом триггере, в отличие от триггера на рис. 3.4, счетные входы SA и SR неравноправны, вход SA — это прямой вход, а вход SR — реверсивный. Неравноправие входов произошло из-за наличия в триггере импульсных выходов QA и QR.

Импульс 1 (рис. 3.9,б) с прямого входа SA коммутируется на выходы 1.1 и 2.1 ключа ЗК1, причем импульс с выхода 2.1 переключает триггер Т в сост. 1, на его выходе Q формируется фронт импульса 2. Импульс 3 с реверсивного входа SR коммутируется на выходы 1.2 и 2.2 ключа ЗК2, в результате чего триггер Т по фронту импульса 3 переключается в сост. 0, при этом формируется срез импульса 2. Импульс 4 аналогично импульсу 1 снова переключает триггер Т в сост. 1 и формирует фронт импульса 5. Импульс 6 с входа SA коммутируется на выход 1.2 ключа ЗК1, и, следовательно, на импульсный выход QA (импульс 7), а также на выход 2.2 ключа ЗК1, в результате чего Т переключается в сост. 0, при этом формируется срез импульса 5. Импульсы 8 и 9 действуют аналогично импульсам 1 и 2, при этом на выходе Q триггера формируется импульс 10. Импульсы 11 и 12 действуют аналогично импульсам 4 и 6, при этом импульс 12 проходит на импульсный выход

QA (импульс 13). При каждом формировании импульса на импульсном выходе QA триггер переключается в сост. 0. Импульс 14 с входа CR, поступающий при сост. 0 триггера, коммутируется на выход 1.1 ключа ЗК2 и, следовательно, на импульсный выход QR (импульс 15), а также на выход 2.1 ключа ЗК2, в результате чего триггер переключается в сост. 1, на выходе триг-





Рис. 3.9. Триггер с двумя счетными входами и универсальными ключами ЗК (а) и временная диаграмма его работы (б)




Рис. 3.10. Реверсивный счетчик импульсов на триггерах (см. рис. 3.9.)

гера формируется фронт импульса 16. Импульс 17 с входа CR коммутируется на выход 2.2 ключа ЗК2 и переключает триггер в сост. 0. Импульс 18 действует аналогично импульсу 14, триггер переключается в сост. 1, на его выходе формируется фронт импульса 19, а импульс 18 проходит на импульсный выход QR (импульс 20). При каждом формировании импульса на импульсном выходе QR триггер переключается в сост. 1.

На рис. 3.10 показана схема реверсивного двоичного счетчика импульсов на триггерах (см. рис. 3.9,а). Входы Вх.1 и Вх.2 — соответственно прямой и реверсивный входы счетчика. Подаваемые на них импульсы могут перекрываться, как показано на рис. 3.4,б, однако совпадения во времени фронтов импульсов допускать нельзя.

3.3. Распределители импульсов

Применение ключей ЗК-1 в распределителях импульсов (кольцевой счетчик) существенно упрощает схемы последних. На рис. 3.11 показан кольцевой распределитель импульсов с четным количеством разрядов [А. с. № 355747]. Устройство содержит n




Рис. 3.11. Кольцевой распределитель импульсов с четным количеством разрядов

(где n — число разрядов) RS триггеров, n элементов И, $n+1$ элемент ИЛИ и один ключ ЗК-1. В исходном состоянии все триггеры находятся в сост. 0. Подача импульса на Вх.1 приводит к переключению Т1 в сост. 1, при этом на Вых.1 формируется сигнал 1. На Вых.2 — Вых.4 имеются сигналы 0, и, следовательно, на входе управления V ключа ЗК также имеется сигнал 0.

Первый импульс, поданный на вход сдвига, коммутируется на первый выход ключа ЗК и поступает на установленные на входах триггеров Т2 и Т4 элементы И. Этот импульс проходит на выход

подключенного к входу S триггера T2 элемента И и переключает T2 в сост. 1, причем сигнал 1 с выхода T2 поступает на вход сброса T1 и переключает его в сост. 0. Таким образом, после действия первого поданного на Вх.Сд импульса в сост. 1 находится только триггер T2, сигнал 1 имеется только на Вых.2.

Сигнал 1 с выхода T2 через элемент ИЛИ поступает на вход V ключа ЗК. Второй поданный на Вх.Сд импульс коммутируется на второй выход ключа ЗК и поступает на установленные на входах S триггеров T1 и T3 элементы И, причем этот импульс проходит на выход элемента И, подключенного к входу T3, и переключает его в сост. 1, при этом T2 сбрасывается в сост. 0. Таким образом, после действия второго импульса, поданного на Вх.Сд, в сост. 1 находится только триггер T3, сигнал 1 имеется только на Вых.3.

Аналогично третий импульс со Вх.Сд переключает T4 в сост. 1, а триггер T3 при этом сбрасывается в сост. 0.

Четвертый импульс со Вх.Сд коммутируется на второй выход ключа ЗК и поступает на подключенные к входам триггеров T1 и T3 элементы И, причем этот импульс проходит на выход элемента И, подключенного к входу T1, поскольку второй выход этого элемента И подключен к Вых.4, на котором при этом имеется сигнал 1. Триггер T1 переключается в сост. 1, а T3 сбрасывается в сост. 0.

На рис. 3.12 показан построенный на том же принципе кольцевой распределитель импульсов с нечетным количеством разрядов. По сравнению со схемой на рис. 3.11 данная схема дополнена вторым ключом ЗК-1, установленным между ключом ЗК1 и последним разрядом устройства (ключ ЗК2). Рассмотрим работу устройства при условии, что T3 находится в сост. 1, а все остальные триггеры находятся в сост. 0. Такое состояние распределителя импульсов наступает после действия второго поданного на Вх.Сд импульса. Заметим также, что в этом состоянии на входах V ключей ЗК1 и ЗК2 имеются сигналы соответственно 1 и 0

Третий импульс с Вх.Сд коммутируется на второй выход ключа ЗК1, поступает на вход коммутации С ключа ЗК2 и коммутируется на его первый (не используемый в данном устройстве) выход, а также поступает на подключенные к входам триггеров T2, T4 элементы И и формирует на выходе подключенного к входу T4 элемента И импульс, переключающий T4 в сост. 1. При этом триггер T3 переключается в сост. 0, а на входах V ключей ЗК1 и ЗК2 устанавливаются сигналы 1. Четвертый импульс с Вх.Сд снова коммутируется на второй выход ключа ЗК1, поступает на вход коммутации С ключа ЗК2, коммутируется на его второй выход, на вход S триггера T5 и переключает его в сост. 1;

при этом Т4 переключается в сост. 0. На входах V ключей ЗК1 и ЗК2 устанавливаются сигналы 0. Пятый импульс с Вх.Сд коммутируется на первый выход ключа ЗК1 и поступает на подключенные к входам S триггеров Т1 и Т3 элементы И, в результате чего триггер Т1 переключается в сост. 1, а триггер Т5 переключается в сост. 0.




Рис. 3.12. Кольцевой распределитель импульсов с нечетным количеством разрядов

На рис. 3.13 показан кольцевой распределитель импульсов с нечетным количеством разрядов и с триггером в цепи сдвига [А. с. № 468377]¹⁾. На Вх.Сд в этой схеме установлен RS-триггер Т6, образующий совместно с ключом ЗК1 триггер со счетным входом. В исходном состоянии все триггеры в устройстве находятся в сост. 0. Подачей импульса на Вх.1 триггер Т1 устанавливается в сост. 1. При этом на входах V ключей ЗК имеют место сигналы 0.

Первый поданный на Вх.Сд импульс коммутируется на первый выход ключа ЗК1, поступает на вход S триггера Т6 и переключает его в сост. 1, поступает на вход подключенного ко входу S триггера Т2 элемента И, проходит на его выход и переключает триггер Т2 в сост. 1, в результате чего Т1 переключается в сост. 0, поступает на вход С ключа ЗК2 и коммутируется на его первый неиспользуемый в данном устройстве выход. После действия первого импульса на входах V ключей ЗК1 и ЗК2 имеют место сигналы соответственно 1 и 0.

Второй импульс с Вх.Сд коммутируется на второй выход ЗК2, поступает через элемент ИЛИ на вход R триггера Т6 и переключает его в сост. 0, поступает на входы подключенных к входам S триггеров Т1 и Т3 элементов И и переключает Т3 в сост. 1, в результате чего Т2 переключается в сост. 0.

¹⁾ Соавтор изобретения Б. Г. Шарипов.

Третий импульс с Вх.Сд аналогичным образом переключает триггер Т4 в сост. 1. Сигнал с выхода триггера Т4 через элемент ИЛИ подается на вход R триггера Т6 и не позволяет ему переключиться в сост. 1. После действия третьего импульса на входах V ключей ЗК1 и ЗК2 имеются сигналы соответственно 0 и 1. Четвертый импульс с Вх.Сд коммутируется на первый выход ключа ЗК1 и на второй выход ключа ЗК2, в результате чего триггеры Т5 и Т6 переключаются в сост. 1, а Т4 сбрасывается.




Рис. 3.13. Кольцевой распределитель импульсов с триггером в цепи сдвига

При выполнении схемы рис. 3.13 с четным количеством разрядов следует из схемы исключить ключ ЗК2 и триггер Т5, выход последнего четного разряда (триггер Т4) подключить к входу элемента И, подключенного к входу S триггера Т1, выход которого следует подключить к входу R триггера последнего разряда (14).

В рассмотренных схемах кольцевых счетчиков Вх.1 может быть подключен к Вх.Сб. В этом случае при сбросе триггер Т1 устанавливается в сост. 1.

3.4. Сдвигающие регистры

В простой схеме кольцевого сдвигающего регистра (рис. 3.14) [А. с. № 424234], построенного на RS-триггерах и ключах ЗК-1, каждый разряд содержит соединенные последовательно ключ ЗК и триггер, выход которого подключен к входу управления ключа ЗК следующего разряда.

Код числа, подлежащий сдвигу, заносится в сдвигающий регистр по Вх.1 — Вх.3. Сдвиг числа реализуется подачей импульса на Вх.Сд. При этом триггер каждого разряда переключается в положение, которое имел триггер предыдущего разряда до подачи импульса. Если, например, до подачи импульса триггеры Т1, Т2,

Т3 находились в состояниях соответственно 1, 1, 0, то на входах V ключей ЗК1, ЗК2, ЗК3 состояния соответственно -0, 1, 1. Поданный на Вх.Сд импульс коммутируется на второй выход ЗК1 и на первые выходы ЗК2 и ЗК3, в результате чего Т1 переключается в сост. 0, триггер Т2 остается в сост. 1, а Т3 переключается в сост. 0. После действия импульса сдвига Т1, Т2, Т3 находятся в состояниях соответственно 1, 0, 1 — записанное в регистре число оказалось сдвинутым на один разряд вправо (в сторону старших




Рис. 3.14. Кольцевой сдвигающий регистр со сдвигом по фронту импульсов сдвига




Рис. 3.15. Кольцевой сдвигающий регистр с повышенной помехоустойчивостью

разрядов). Если в схеме (рис. 3.14) входы V ключей ЗК подключить к выходам триггеров последующих разрядов, то такой регистр при подаче импульсов на Вх.Сд реализует сдвиг влево (в сторону младших разрядов).

Рассмотренный сдвигающий регистр по Вх.Сд запускается фронтами импульсов. Длительность фронта импульса сдвига не должна превышать суммы времени задержки фронта импульса ключом ЗК и времени переключения триггера.

Кольцевой сдвигающий регистр с повышенной помехоустойчивостью (рис. 3.15) [А. с. № 478363] помимо Вх.Сд и Вх.Сб содержит вход подготовки Вх.П, на который подается импульс непосредственно перед подачей импульса сдвига. В исходном состоянии на Вх.П имеется сигнал 0, на обоих выходах всех ключей ЗК

также имеются сигналы 0, импульсы сдвига или импульсы помехи, поступающие на Вх.Сд, не могут переключить триггеры устройства. Для получения сдвига на Вх.П следует подать разрешающий сдвиг импульс, во время действия которого необходимо подать импульс на Вх.Сд.

На рис. 3.16 показан сдвигающий регистр с повышенной надежностью работы [А. с. № 482814], в котором не имеет места состязание элементов при сдвиге. Исключение состязания элементов при сдвиге достигнуто таким выполнением цепи сдвига, при




Рис. 3.16. Сдвигающий регистр с повышенной надежностью

котором при сдвиге вправо переключение триггеров осуществляется последовательно, начиная с находящегося справа крайнего триггера. Сдвиг числа осуществляется вправо (в сторону старших разрядов). Импульс сдвига с Вх.Сд подается на ключ ЗК3 старшего разряда, коммутируется на один из его выходов, определяемый состоянием триггера Т2 предыдущего разряда, переключает триггер Т3 старшего разряда и через элемент ИЛИ подается на вход С ключа ЗК2 предыдущего разряда. Таким образом, в данной схеме сначала переключается Т3 в состояние, определяемое триггером Т2, затем Т2 переключается в состояние, определяемое триггером Т1, и уже после этого Т1 переключается в сост. 0 или 1, определяемое заданной на Вх.1 константой 0 или 1.

Все рассмотренные схемы сдвигающих регистров могут быть выполнены универсальными (с последовательным занесением подлежащего сдвигу числа). Для этого в каждый разряд сдвигающего регистра следует ввести дополнительный ключ ЗК, включенный по рис. 3.1.

4. Управляемые делители частоты следования импульсов и их применение

4.1. Управляемые делители частоты УДЧ

Коэффициент деления частоты у УДЧ является функцией числа K , заданного на его входе управления Вх.У. Здесь рассматриваются УДЧ с коэффициентами деления частоты, равными K , $K+1$, $K+0,5$, $K+A/B$,

$$\sum_1^K i \text{ и } \sum_1^K \sum_1^i j.$$

У УДЧ с коэффициентом деления $K+1$ (рис. 4.1) [А. с. № 828418] на Вх.У задается в двоичном виде число K ($K=0, 1, 2, \dots$). На вход Вх.1 подается импульсный сигнал с частотой F , на выходе Вых. 1 формируются импульсы с частотой $F/(K+1)$. Устройство содержит двоичный счетчик на триггерах T_1-T_n (триггеры в счетчике переключаются по срезам запускающих импульсов), ключ ЗК, логические элементы И—НЕ и




Рис. 4.1. УДЧ с коэффициентом деления $K+1$

И. В исходном состоянии все триггеры находятся в сост. 0, на Вх.У задано некоторое число K , на Вх.1 и на Вых.1 имеется сигнал 0. Рассмотрим работу устройства при $K=0$ и, например, при $K=3$.

При $K=0$ на всех шинах Вх.У имеются сигналы 0, в результате чего на выходах всех элементов И—НЕ, и, следовательно, на выходе элемента И и на входе V ключа ЗК имеются сигналы 1. Подаваемые на Вх.1 им-

пульсы коммутируются на второй выход ключа ЗК и на Вых.1 устройства. Таким образом, при $K=0$ УДЧ пропускает на Вых.1 все подаваемые на его Вх.1 импульсы или, другими словами, делит частоту импульсов на число 1.

При $K=3$ на шинах 1 и 2 Вх.У имеются сигналы 1, на остальных шинах — сигналы 0. На входах, подключенных к шинам 1 и 2, логических элементов И—НЕ




Рис. 4.2. УДЧ с коэффициентом деления $K+1$ и с занесением при сбросе числа 1

имеются сигналы 1, а на выходах этих элементов — сигналы 0, в результате чего на выходе элемента И и на входе V ключа ЗК имеется сигнал 0. Подаваемые на Вх.1 импульсы коммутируются на первый выход ключа ЗК и, следовательно, на вход счетчика на триггерах T1—Tn. Первые три поданные на Вх.1 импульсы устанавливают T1 и T2 в сост. 1, в результате чего на выходах подключенных к ним элементов И—НЕ, на выходе элемента И и на входе V ключа ЗК формируются сигналы 1. Четвертый поданный на Вх.1 импульс коммутируется на второй выход ключа ЗК, на Вых.1 устройства и на входы R сброса всех триггеров, в результате чего T1 и T2 переключаются в сост. 0. Таким образом, при $K=3$ УДЧ делит частоту подаваемых на Вх.1 импульсов на число 4 и, следовательно, коэффициент деления такого УДЧ равен $K+1$.

На рис. 4.2 показан УДЧ с коэффициентом деления $K+1$ и с установкой первого разряда при сбросе в сост. 1 [А. с. № 828418], или, иначе, УДЧ с коэффициентом деления $K+1$ и с занесением при сбросе числа 1. Уст-

ройство построено на триггерах, запускающихся по счетному входу фронтами импульсов. Отличие этого УДЧ от показанного на рис. 4.1 состоит в подключении шины сброса у триггера T_1 первого разряда. Шина сброса подключена к входу S триггера T_1 , в результате чего при сбросе этот триггер устанавливается в сост. 1. Коэффициент деления УДЧ зависит от значения числа на $Vx.Y$: при числе K на $Vx.Y$, равно $K=0$, коэффици-




Рис. 4.3. УДЧ с коэффициентом деления K

ент деления УДЧ равен $K+1$; при числе $K>0$ на $Vx.Y$ коэффициент деления УДЧ равен K . В тех случаях, когда число K на $Vx.Y$ не равно нулю, устройство можно использовать в качестве УДЧ с коэффициентом деления K . В некоторых случаях необходимо получать информацию с выходов разрядов УДЧ. На рис. 4.2 имеется $Vx.2$, на шинах которого можно получать информацию с выходов разрядов.

На рис. 4.3 показан УДЧ с коэффициентом деления K [А. с. № 930682]. Устройство построено на основе схемы рис. 4.2, дополненной триггером T_{n+1} , ключом $3K2$ и логическим элементом ИЛИ. Назначение перечисленных элементов заключается в непропускании импульсов с $Vx.1$ на $Vx.1$ при числе на $Vx.Y$, равно $K=0$. При такой ситуации подаваемые на $Vx.1$ импульсы коммутируются на второй выход ключа $3K1$ и поступают на вход S ключа $3K2$. На входе V ключа $3K2$ имеется сигнал 0, так как на выходе триггера T_{n+1} в исходном состоянии и на шине 1 входа $Vx.Y$ имеются сигналы

0 — поэтому ключ ЗК2 не пропускает на Вых.1 сигнал 1, поступивший на его вход С.

Если на Вх.У УДЧ задано число $K=1$, то поданные на Вх.1 устройства импульсы, так же как и в случае числа $K=0$, коммутируются на второй выход ключа ЗК1 и на вход С ключа ЗК2, однако ключ ЗК2 пропускает эти импульсы на Вых.1 устройства, так как на входе V ключа ЗК2 имеется сигнал 1, поступивший с шины 1 Вх.У через логический элемент ИЛИ.

При $K>0$ на Вх.У подаваемые на Вх.1 $K=1$ импульсов коммутируются на первый выход ключа ЗК1 и, следовательно, на вход счетчика на триггерах $T_1—T_n$. Эти импульсы устанавливают в счетчике число K (так как в исходном состоянии триггер T_1 находится в состоянии 1), в результате чего K -й поданный на Вх.1 импульс коммутируется на второй выход ключа ЗК1 и на вход С ключа ЗК2. На входе V ключа ЗК2 при этом имеется сигнал 1, сформированный триггером T_{n+1} , переключившимся в сост. 1 импульсами с первого выхода ключа ЗК1. Поэтому ключ ЗК2 пропускает K -й импульс на Вых.1. Таким образом, этот УДЧ имеет коэффициент деления K , где K — любое целое, большее нуля число. При $K=0$ на выходе Вых.1 устройства импульсы не формируются.

В рассмотренных схемах УДЧ длительность импульсов на Вх.1 и Вых.1 одинаковы и не имеет места состояние триггеров при их сбросе в исходное состояние.

На рис. 4.4 показан УДЧ с повышенной динамической точностью деления частоты [А. с. № 809581], или, другими словами, с повышенной точностью деления частоты при изменении K на Вх.У в процессе деления частоты. При изменении K на Вх.У в процессе деления частоты возможны следующие две ситуации: $K \geq L$ и $K < L$, где L — число в счетчике на триггерах $T_1—T_3$. При $K < L$ первый же поданный на Вх.1 после возникновения данной ситуации импульс должен сбрасывать счетчик в исходное состояние. Однако в схемах УДЧ на рис. 4.1—4.3 в такой ситуации сброс счетчика не происходит, счетчик заполняется до переполнения и переходит в исходное состояние, после чего начинается правильный цикл работы. Из-за заполнения счетчика до переполнения в процессе деления частоты вносится ошибка и, следовательно, схемы (рис. 4.1—4.3) имеют низкую динамическую точность деления частоты, хотя

статическая погрешность деления частоты у этих схем отсутствует.

В УДЧ (рис. 4.4) при $K \leq L$ вырабатывается и поступает на вход V ключа ЗК сигнал 1, благодаря которому первый же поданный на $Vx.1$ импульс коммутируется на второй выход ключа ЗК и производит сброс счетчика в исходное состояние.




Рис. 4.4. УДЧ с коэффициентом деления K и с повышенной динамической точностью деления

Управляемый делитель частоты (рис. 4.4) построен на основе схемы УДЧ, показанной на рис. 4.2 (элементы ЗК, Т1 — Т3, ЛЭ1 — ЛЭ4). Устройство содержит дополнительно логические элементы И — НЕ ЛЭ5 — ЛЭ7; элементы И ЛЭ8, ЛЭ9; элемент ИЛИ ЛЭ10 и инверсные входы числа K . Логические элементы ЛЭ1 — ЛЭ4 вырабатывают сигнал 1 при равенстве числа K и числа в счетчике, а логические элементы ЛЭ5 — ЛЭ8 вырабатывают сигнал 1 тогда, когда число в счетчике больше числа K . При построении многоразрядного УДЧ (рис. 4.4) следует иметь в виду, что первый и последний разряды выполняются так же, как схемы разрядов на триггерах Т1 и Т3 на рис. 4.4, — в схему разряда на триггере Т1 (на Т3) входят элементы ЛЭ1 и ЛЭ5 (ЛЭ3 и ЛЭ7), а все остальные разряды выполняются по схеме разряда на триггере Т2, в состав которой входят элементы ЛЭ2, ЛЭ6 и ЛЭ9.

Управляемый делитель частоты с коэффициентом деления $K+1$ (рис. 4.5) может быть выполнен на основе УДЧ с коэффициентом деления K и вычитателя В пер-

вого импульса из серии [А. с. № 883899]. Хотя такая схема значительно сложнее схемы на рис. 4.1, но она широко применяется, так как позволяет строить УДЧ с любым заданным коэффициентом деления. Схема УДЧ на рис. 4.5 может быть построена из УДЧ на рис. 4.3 и вычитателя на рис. 2.7.




Рис. 4.5. УДЧ с коэффициентом деления $K+1$ с использованием вычитателя первого импульса из серии импульсов

Рис. 4.6. УДЧ с коэффициентом деления $\sum_{i=1}^K i$

На рис. 4.6 приведена схема УДЧ с коэффициентом деления $\sum_{i=1}^K i$, где K — целое, большее нуля число, $i = 1, 2, \dots, K$ [А. с. № 894874, 864581]. Число K в двоичном коде задается на Вх.У устройства. Возможны три варианта выполнения таких УДЧ, в зависимости от того, какие схемы используются в качестве УДЧ1 и УДЧ2 (табл. 4.1).

Таблица 4.1

Варианты выполнения УДЧ с коэффициентом деления Σ

Наименование	Варианты		
	1	2	3
УДЧ2			
Коэффициент деления	K	K	K
Исходное состояние первого разряда	0	1	1
Схема	Рис. 4.3	Рис. 4.2	Рис. 4.2
УДЧ1			
Коэффициент деления	$K+1$	K	K
Исходное состояние первого разряда	0	0	0
Схема	Рис. 4.1	Рис. 4.3	Рис. 4.2

В качестве примера рассмотрим работу схемы (рис. 4.6) по варианту 1. Зададим на Вх.У некоторое число, например, $K=4$. Это число подано непосредственно на Вх.У УДЧ2, и, следовательно, коэффициент деления этого УДЧ равен 4. Коэффициент деления УДЧ1 равен 1, поскольку в исходном состоянии в УДЧ2 записано число 0. Первый импульс с Вх.1 поступает на вход УДЧ1 и коммутируется на его выход и, следовательно, на вход УДЧ2 и увеличивает число в УДЧ2 до 1, вследствие чего коэффициент деления УДЧ1 становится равным 2. Второй импульс с Вх.1 увеличивает число в УДЧ1 до 1, а третий импульс сбрасывает УДЧ1 в исходное состояние и проходит на его выход и на вход УДЧ2, увеличивая записанное в нем число до 2, вследствие чего коэффициент деления УДЧ1 становится равным 3. Четвертый и пятый импульсы с Вх.1 заносят в УДЧ1 число 2, шестой импульс сбрасывает УДЧ1 в исходное состояние и проходит на его выход и, следовательно, на вход УДЧ2, увеличивая записанное в нем число до 3, вследствие чего коэффициент деления УДЧ1 становится равным 4. Импульсы 7—9 заносят в УДЧ1 число 3, а десятый импульс с Вх. 1 сбрасывает УДЧ1 в




Рис. 4.7. УДЧ с коэффициентом деления $2 \sum_1^K i$




Рис. 4.8. УДЧ с коэффициентом деления $2 \sum_1^K i + 1$

исходное состояние и проходит на его выход и, следовательно, на вход УДЧ2, причем этот импульс сбрасывает УДЧ2 и проходит на его выход и, следовательно, на Вых.1 устройства.

Таким образом, при $K=4$ на Вых.1 проходит только каждый десятый из поданных на Вх.1 импульсов, но $\sum_1^4 i = 10$ и, следовательно, рассмотренное устройство действительно является УДЧ с коэффициентом деления $\sum_1^K i$.

На рис. 4.7 показан УДЧ с коэффициентом деления $2 \sum_{i=1}^K i$ [А. с. № 883899]. Устройство построено как последовательное соединение двух УДЧ с коэффициентами деления K и $K+1$. Это устройство можно построить, например, на УДЧ по рис. 4.1 и 4.3.

На рис. 4.8 показан УДЧ с коэффициентом деления $2 \sum_{i=1}^K i + 1$ [А. с. № 875379]. Устройство построено на основе схем на рис. 4.5 и 4.7. Оно содержит последовательно соединенные вычитатель V первого импульса из серии, УДЧ1 с коэффициентом деления K и УДЧ2 с коэффициентом деления $K+1$. Выход Вых.1 устройства подключен к входу сброса вычитателя. Число K , как и в схеме на рис. 4.7, задается на Вх.У.




Рис. 4.9. УДЧ с коэффициентом деления

$$\sum_{i=1}^K \sum_{j=1}^i j.$$

деления K (рис. 4.3) или УДЧ с коэффициентом деления $K+1$ и с установкой первого разряда при сбросе в сост. 1 (рис. 4.2). Работа устройства аналогична работе схемы на рис. 4.6.

На основе устройств рис. 4.6 и 4.9 может быть построен УДЧ с коэффициентом деления $\sum_{l=1}^M \sum_{i=1}^L \dots \sum_{j=1}^i j$. Например, УДЧ с коэффициентом деления

$\sum_{i=1}^M \sum_{j=1}^K \sum_{l=1}^i j$ можно представить в виде блок-схемы (рис 4.6,

в которой в качестве УДЧ1 используется УДЧ с коэф-

фициентом деления $\sum_{i=1}^K \sum j$ (рис. 4.9), а в качестве

УДЧ2—УДЧ с коэффициентом деления K (рис. 4.3) или УДЧ с коэффициентом деления $K+1$ и с установкой первого разряда при сбросе в сост. 1 (рис. 4.2).

На рис. 4.10 показан УДЧ с коэффициентом деления $K+0,5$, где K — целое, большее нуля число, задаваемое цифровым кодом на шинах входа управления Вх.У.




Рис. 4.10. УДЧ с коэффициентом деления $K+0,5$

Устройство построено на основе УДЧ с коэффициентом деления $K+1$ (рис. 4.1), в схему которого введен триггер со счетным входом, построенный на RS -триггере $T5$ и ключе $3K2$ типа $3K-1$ (выходы подключены к входам S и R триггера $T1$).

В исходном состоянии триггеры $T1—T4$ находятся в сост. 0, а $T5$ — в сост. 1; на входе управления V ключа $3K2$ имеется сигнал 0; коэффициент деления устройства равен $K+1$. Подача на Вх.1 устройства K импульсов приводит к формированию на входе управления V ключа $3K1$ сигнала 1, в результате чего $(K+1)$ -й импульс с Вх.1 коммутируется на второй выход ключа $3K2$, проходит на Вых.1, сбрасывает триггеры $T2—T4$ в сост. 0, поступает на вход коммутации C ключа $3K2$, коммутируется на его второй выход и переключает $T1$ в сост. 1, а $T5$ в сост. 0. Коэффициент деления устройства становится равным K .

Следующие $K-1$ импульсов переводят счетчик на триггерах $T1—T4$ в состояние, при котором на входе уп-

равления V ключа ЗК1 формируется сигнал 1, в результате чего K -й импульс с Вх.1 коммутируется на второй выход ключа ЗК1, проходит на Вых.1, сбрасывает триггеры Т1—Т4 в сост. 0 и переключает Т5 в сост. 1. Коэффициент деления устройства становится снова равным $K+1$.

Таким образом, при формировании каждого импульса на Вых.1 происходит изменение коэффициента деления устройства, в результате




Рис. 4.11. УДЧ с дробным коэффициентом деления

чего среднее значение коэффициента деления устройства равно $K+0,5$. Этот способ получения дробного коэффициента деления можно использовать для построения УДЧ с дробным коэффициентом деления (рис. 4.11). Устройство содержит УДЧ1 с управляемым режимом работы, на шины входа управления которого Вх.2 подается сигнал, соответствующий целой части дроби; УДЧ2 с коэффициентом деления K , на шины входа управления которого Вх.3 подается сигнал, соответствующий числителю дроби; делитель частоты ДЧ с коэффициентом деления, равным знаменателю дроби; D -триггер. УДЧ с управляемым режимом работы имеет вход управления, подключенный в выходу D -триггера, при подаче сигнала 0 на который коэффициент деления УДЧ равен $K+1$, а при подаче сигнала 1 — коэффициент деления равен K . Такой УДЧ легко выполнить на основе схемы на рис. 4.1, подключив в ней второй выход ключа ЗК к входам S и R триггера Т1 через элементы И, вторые входы которых при этом являются парафазным входом управления режимом работы.

Управляемый делитель частоты (см. рис. 4.11) позволяет делить частоту на дробные числа с постоянным основанием дроби. Исходное состояние устройства — триггер Т находится в сост. 0, сигнал 0 с выхода триггера подается на вход управления режимом работы УДЧ1, который при этом находится в режиме работы с коэффициентом деления частоты $K+1$.

При описании работы устройства примем, что оно предназначено для деления частоты на десятичные дро-

би с основанием 10, следовательно, коэффициент деления делителя частоты УДЧ2 равен 10. На Вх.2 и Вх.3 зададим в качестве примера число $A=5, 7$, при этом целую часть числа A (число 5) зададим на Вх.2, а дробную часть числа A (число 7) зададим на Вх.3. Коэффициенты деления УДЧ1 и УДЧ2 при этом равны соответственно 6 и 7, что соответствует коэффициентам деления соответственно $K+1$ и K . Работа устройства: первый импульс с Вх.1 заносится в УДЧ1 и запоминается им. Аналогично заносятся в УДЧ1 следующие поданные на Вх.1 четыре импульса, следовательно, в УДЧ1 при этом занесено число 5. Следующий (6-й) импульс поступает на информационный вход УДЧ1, проходит на его выход и сбрасывает УДЧ1 в исходное состояние. Импульс с выхода УДЧ1 проходит на Вых.1 устройства, на вход делителя частоты ДЧ и на вход УДЧ2. В делитель частоты ДЧ и в УДЧ2 заносятся числа 1. Следующие шесть импульсов (импульсы 7—12) на Вх.1 снова формируют один импульс на выходе УДЧ1, который увеличивает числа в УДЧ2 и в делителе частоты до значения 2. Следующие 24 импульса (импульсы 13—36) формируют на выходе УДЧ1 четыре импульса, в результате чего числа в УДЧ2 и в делителе частоты увеличиваются до значения 6.

Следующие шесть импульсов (импульсы 37—42) формируют на выходе УДЧ1 один импульс, который увеличивает записанное в ДЧ число до значения 7, сбрасывает УДЧ2 в исходное состояние, проходит на его выход и переключает триггер Т в сост. 1. Сигнал 1 с выхода триггера поступает на вход управления режимом работы УДЧ1, коэффициент деления частоты которого становится равным K , т. е. числу 5. Следующие пять импульсов (импульсы 43—47) формируют один импульс на выходе УДЧ1, увеличивая числа в УДЧ2 и в ДЧ до значений соответственно 1 и 8. Еще пять импульсов (48—52) увеличивают числа в УДЧ2 и в ДЧ до значений соответственно 2 и 9. Подача следующих пяти импульсов (53—57) снова приводит к формированию импульса на выходе УДЧ1, который сбрасывает ДЧ, проходит на его выход, сбрасывает УДЧ2 и переключает триггер в сост. 0. Устройство переходит в исходное состояние.

Таким образом, при поступлении на входную шину 57 импульсов на выходной шине устройства сформиро-

ли частота импульсов на выходе генератора равна F , то на выходе УДЧ1 появится импульс через время t от момента переключения триггера в сост. 0, равное $t = A/F$. На выходе УДЧ2 формируются при этом импульсы, следующие с частотой $f = F/B$. За время t в счетчик СИ поступает $N = ft$ импульсов. Подставляя f и t , получаем $N = A/B$. Таким образом, в счетчике СИ действительно фиксируется результат деления. Импульс с выхода УДЧ1 переключает триггер в исходное состояние, и процесс деления прекращается.




Рис. 4.13. Устройство для деления

В рассмотренной схеме ключ ЗК выполняет функции вентиля, причем этот ключ по сравнению с вентилем на логическом элементе И повышает точность выполнения деления. Если вместо ключа ЗК использовать элемент И, то поскольку подаваемый на Вх.У импульс управления не синхронизирован с импульсами генератора, постольку возможно поступление на Вх.У импульса управления во время действия импульса генератора на входе И, в результате чего на выход И пройдет не весь импульс генератора, а лишь часть его. Этот сформированный на выходе элемента И импульс может иметь столь короткую длительность, что не воспримется УДЧ1 и УДЧ2 или, что менее желательно, воспримется только одним из УДЧ и, следовательно, в результат деления будет внесена ошибка. Использование в качестве вентиля ключа ЗК исключает такую возможность, так как длительности импульсов на выходе и входе коммутации ключа ЗК одинаковы.

Частота F генератора не влияет на точность деления, поэтому в устройстве (рис. 4.13) можно использовать нестабильный по частоте генератор импульсов.

На рис. 4.14 показано устройство для деления [А. с. №№ 615477, 1001089] с последовательным занесением делимого и делителя в счетчики делителя СИ1 и делимого СИ2. Устройство построено на основе схемы на рис. 4.13. Особенностью устройства является возможность выполнения деления до окончания заполнения счетчиков СИ1 и СИ2. Такая схема удобна в тех случаях, когда информация о делимом и делителе поступа-





Рис. 4.15. Устройство для умножения

Рис. 4.14. Устройство для деления с последовательным занесением чисел

ет в течение длительного промежутка времени, например, в течение рабочей смены. Подача импульса на Вх.У в промежуточные моменты времени позволяет получать предварительную информацию о текущем соотношении делимого и делителя.

Устройство для умножения, построенное на тех же принципах, что и устройство для деления (рис. 4.13), показано на рис. 4.15. По окончании процесса умножения в счетчике СИ регистрируется результат умножения заданных на Вх.А и Вх.В чисел A и B . На основе этой схемы можно построить устройство для перемножения n чисел, для этого необходимо включить последовательно с УДЧ1 и УДЧ2 дополнительно $n-2$ устройств УДЧ.

Для возведения в степень и извлечения корня. Возводимое в степень n (где $n=2, 3, \dots$ — целое число) число A задается в двоичном коде на Вх.А; команда на выполнение возведения в степень подается на Вх.У, результат возведения в степень фиксируется в счетчике результата СР (рис. 4.16). Работа [А. с. № 703809] устройства аналогична работе устройства для умножения (рис. 4.15).

На рис. 4.17 показано устройство для извлечения квадратного корня из подаваемого на Вх.1 количества импульсов. Результат извлечения корня фиксируется в счетчике результата СР. В составе устройства только два элемента: K -разрядный счетчик резуль-

тата и $(K+1)$ -разрядный УДЧ, причем выход каждого P -го разряда счетчика, где $P=1, 2, \dots, K$, подключен к входу $(P+1)$ -го разряда УДЧ. На Вх.2 первого разряда УДЧ подана константа 0 или 1 (в зависимости от параметров использованного в устройстве УДЧ). Устройство (рис. 4.17) может быть выполнено в двух вариантах (табл. 4.2). Рассмотрим работу устройства по первому варианту.

Таблица 4.2

Варианты выполнения устройства для извлечения квадратного корня

Наименование	Варианты	
	1	2
Коэффициент деления	K	$K+1$
Константа, задаваемая на Вх. 2	1	0
Схема	Рис. 4.3	Рис. 4.1

В исходном состоянии в СР записано число 0, на Вх.2 имеется константа 1, коэффициент деления УДЧ равен $K=1$. Первый поданный на Вх.1 импульс проходит через УДЧ на вход счетчика результата и увеличивает записанное в нем число до значения 1 (квадратного корня из числа 1). Коэффициент деления УДЧ при этом становится равным $K=3$. Второй поданный на Вх.1 импульс




Рис. 4.16. Устройство для возведения в степень

Рис. 4.17. Устройство для извлечения квадратного корня

увеличивает записанное в УДЧ число до 1, третий импульс устанавливает в УДЧ число 2, а четвертый импульс сбрасывает УДЧ в сост. 0. При этом на его выходе формируется импульс, поступающий на вход СР и увеличивающий записанное в нем число до значения 2 (квадратного корня из числа 4). Коэффициент деления УДЧ при этом становится равным $K=4$.

В исходном состоянии в СР имеется число 0. Первый поданный на Вх.1 импульс вычитается В1 и коммутируется на его выход выделения первого импульса, проходит на вход элемента ИЛИ и, следовательно, на вход СР, увеличивая записанное в нем число до значения 1. При этом коэффициент деления УДЧ становится равным $\sum_1^1 i = 1$. Следующие семь поданных на Вх.1 импульсов (2—8) увеличивают записанное в счетчике результата число

Таблица 4.4

Распределение импульсов на группы в устройстве для извлечения корня третьей степени

Номер группы	Номер импульса на Вх.1	Число импульсов			До действия импульсов группы	
		в группе	на выходе В2	на выходе ДЧ	число в СР	коэффициент деления УДЧ
0	—	—	—	—	0	—
1	1	1	—	—	0	—
2	2—8	7	6	1	1	1
3	9—27	19	18	3	2	3
4	28—64	37	36	6	3	6
5	65—125	61	60	10	4	10
6	126—216	91	90	15	5	15
7	217—343	127	126	21	6	21
8	344—512	169	168	28	7	28
9	513—729	187	186	36	8	36
10	730—1000	271	270	45	9	45

до значения 2 (корня третьей степени из числа 8). Это происходит следующим образом. Поданные на Вх.1 семь импульсов проходят на выход В1 и поступают на вход В2, который вычитает первый из этих импульсов, а остальные шесть импульсов проходят на выход В2 и на вход ДЧ, на выходе которого при этом формируется один импульс. Этот импульс поступает на вход УДЧ, коэффициент деления которого равен 1, проходит на его выход и через элемент ИЛИ — на вход СР, увеличивая записанное в нем число до значения 2. Аналогично импульсы, например, седьмой группы, а именно импульсы 217—343 (всего 127 импульсов), поступают с Вх.1 на вычитатель В1, коммутируются на его вход и поступают на вход В2, который вычитает импульс 217, а остальные 126 импульсов поступают на вход ДЧ, на выходе которого формируется 21 импульс. Эти импульсы поступают на вход УДЧ, коэффициент

деления которого равен $\sum_1^3 i = 21$, и, следовательно, на его выходе формируется один импульс, который сбрасывает в исходное состояние В2 и увеличивает записанное в СР число до значения 7 (корня третьей степени из числа 343).

Если текущее значение числа в СР обозначить через P , то, как следует из схемы, устройство для извлечения корня третьей степени построено в соответствии с выражением (при $P \geq 1$)

$$(P + 1)^3 - P^3 = 1 + 6 \sum_1^P i.$$

В устройстве (рис. 4.18) в качестве УДЧ можно использовать либо схему устройства рис. 4.6, либо схему на рис. 4.7. В послед-




Рис. 4.19. Устройство для извлечения корня четвертой степени

нем случае коэффициент деления ДЧ следует выбрать равным 3, поскольку коэффициент деления УДЧ (см. рис. 4.7) равен $2 \sum_1^K i$.

Устройство (рис. 4.19) для извлечения корня четвертой степени [А. с. № 883899] из подаваемого на Вх.1 количества импульсов построено в соответствии с выражением (при $P \geq 1$)

$$(P + 1)^4 - P^4 = (2P + 1) \left(1 + 4 \sum_1^P i \right).$$

Результат извлечения корня формируется в СР. Устройство содержит вычитатели В1 и В2 первого импульса из серии, логический элемент ИЛИ, делитель частоты ДЧ на 4, УДЧ1 с коэффициентом деления K или $K+1$ (табл. 4.2) и УДЧ2 с коэффициентом деления $\sum_1^K i$. Устройство распределяет импульсы на группы в соответствии с табл. 4.5.

В исходном состоянии в СР записано число 0. Первый поданный на Вх.1 импульс вычитается В1 и коммутируется на его выход выделения первого импульса, проходит на вход элемента ИЛИ, на его выход и на вход СР, увеличивая записанное в нем

число до значения 1. При этом коэффициенты деления УДЧ1 и УДЧ2 становятся равными соответственно 3 и 1. Следующие 15 поданных на Вх.1 импульсов (импульсы 2—16) увеличивают записанное в СР число до значения 2 (корня четвертой степени из числа 16). Это происходит следующим образом. Поданные на Вх.1 15 импульсов проходят через В1 на вход УДЧ1, на выходе

Таблица 4.5

Распределение импульсов на группы в устройстве для извлечения корня четвертой степени

Номер группы	Номер импульса на Вх.1	Число импульсов		До действия импульсов группы		
		в группе	на выходе УДЧ1	число в СР	коэффициент деления УДЧ1	коэффициент деления УДЧ2
1	1	1	—	0	1	0
2	2—16	15	5	1	3	1
3	17—81	65	13	2	5	3
4	82—256	175	25	3	7	6
5	257—625	369	41	4	9	10
6	626—1296	671	61	5	11	15
7	1297—2401	1105	85	6	13	21
8	2402—4096	1695	113	7	15	28
9	4097—6561	2465	145	8	17	33
10	6562—10 000	3439	181	9	19	45

которого формируются пять импульсов, поступающих на вход В2. Первый из этих импульсов вычитается, а остальные четыре проходят на выход В2 и на выход ДЧ, на выходе которого формируются один импульс, поступающий на вход УДЧ2, на выходе которого при этом формируется один импульс, сбрасывающий в исходное состояние В2 и увеличивающий записанное в СР число до значения 2. Аналогично импульсы, например, седьмой группы, а именно импульсы 1297—2401 (всего 1105 импульсов), поступают с Вх.1 на вход УДЧ1, коэффициент деления которого при этом равен 13. На выходе УДЧ1 формируется 85 импульсов, которые поступают на вход вычитателя В2, причем 84 из этих импульсов проходят на выход В2 и поступают на вход ДЧ, на выходе которого формируется 21 импульс. Эти импульсы поступают на вход УДЧ2, коэффициент деления которого равен $\sum_{i=1}^6 i=21$. На выходе УДЧ2 формируется один импульс, который сбрасывает в исходное состояние В2 и увеличивает число в СР до значения 7 (корня четвертой степени из числа 2401).

Устройство (рис. 4.20) для извлечения корня пятой степени [А. с. № 875389, 949655] из подаваемого на Вх.1 количества импульсов построено в соответствии с выражением (при $P \geq 1$)

$$(P + 1)^5 - P^5 = 1 + 30 \left[\sum_1^P i + (P - 1) \sum_1^P \sum_1^i j \right].$$

Результат извлечения корня фиксируется в СР. Устройство состоит из вычитателей В1, В2, В3 первого импульса из серии, логического элемента ИЛИ, делителя частоты ДЧ на 30, управляе-




Рис. 4.20. Устройство для извлечения корня пятой степени

мого вычитателя УВ импульсов из серии, УДЧ1 с коэффициентом деления $\sum_1^K \sum_1^i j$ и УДЧ2 с коэффициентом деления $K-1$. Устройство распределяет импульсы на группы в соответствии с табл. 4.6.

В исходном состоянии в СР записано число 0. Первый поданный на Вх.1 импульс вычитается В1 и коммутируется на его выход выделения первого импульса, поступает на вход элемента ИЛИ и на вход СР, увеличивая записанное в нем число до значения 1 (корня пятой степени из числа 1). Следующие 31 импульс (импульсы 2—32), поданные на Вх.1, увеличивают число СР до значения 2 (корня пятой степени из 32). Импульс 2 вычитается В2, а остальные 30 импульсов проходят через В2 и поступают на ДЧ с коэффициентом деления 30. На выходе ДЧ формируется один импульс, который вычитается В3, коммутируется на его выход выделения и через элемент ИЛИ поступает на СР, причем при этом В2 сбрасывается в исходное состояние.

При числе 2 в СР управляемый вычитатель УВ вычитает $\sum_1^2 i = 3$ импульса из поданной на его вход серии импульсов, а коэффициенты деления УДЧ1 и УДЧ2 равны соответственно 1 и $2 \sum_1^2 \sum_1^i j = 4$.

Импульсы 33—243, поданные на Вх.1, увеличивают записанное в СР число до 3 (корня пятой степени из числа 243). Все 211 импульсов проходят через В1 и поступают на вход В2, который вычитает первый из них (импульс 33), а остальные 210 импульсов поступают на вход ДЧ, на выходе которого формируется семь импульсов. Эти импульсы через В3 проходят на управляемый вычитатель, который вычитает из них первые три импульса, остальные четыре импульса проходят через УДЧ1 на вход УДЧ2,

Таблица 4.6

Распределение импульсов на группы в устройстве для извлечения корня пятой степени

Номер группы и число в СР после действия группы импульсов	Номер импульса на Вх. 1	До действия импульсов группы			
		число в СР	Число импульсов, вычитаемое УВ	коэффициент деления УДЧ1	коэффициент деления УДЧ2
1	1	0	—	—	—
2	2—32	1	1	1	1
3	33—243	2	3	1	1
4	244—1024	3	6	2	10
5	1025—3125	4	10	3	20
6	3126—7776	5	15	4	35
7	7777—16 807	6	21	5	56
8	16 808—32 768	7	28	6	84
9	32 769—59 049	8	36	7	120
10	59 050—100 000	9	45	8	165

на выходе которого формируется импульс, поступающий через элемент ИЛИ на вход СР и на вход сброса В2. После действия этого


импульса УВ вычитает $\sum_{i=1}^3 i=6$ импульсов, а коэффициенты деления

УДЧ1 и УДЧ2 равны соответственно 2 и $\sum_{i=1}^3 \sum_{j=1}^i j = 10$ (табл. 4.6).

Для формирования и регистрации серий импульсов. Устройство для формирования серий импульсов (рис. 4.21, а) состоит из триггера Т, ключа ЗК-1 и управляемого делителя частоты УДЧ. На его Вх.1 подаются импульсы тактовой частоты. Для формирования серии импульсов необходимо на Вх.2 подать импульс. Число импульсов в серии определяется цифровым

кодом, заданным на входе управления Вх.3 устройства.

В исходном состоянии триггер находится в сост. 0, импульсы 1—4 (рис. 4.21,б) с Вх.1 поступают на вход коммутации ключа ЗК и коммутируются на его первый выход и, следовательно, на Вых.3 — импульсы 5—8 соответственно. Подача импульса 9 на Вх.2 приводит к переключению триггера в сост. 1, в результате чего пер-



вый после этого переключения импульс 10 коммутируется на второй выход ключа ЗК и на Вых.1 — импульс 11, который поступает на вход УДЧ и запоминается




Рис. 4.21. Устройство для формирования серий импульсов (а) и временная диаграмма его работы (б)

им. Следующие импульсы 12—14 также коммутируются на второй выход ключа ЗК и на Вых. 1 — импульсы 15—17 — и увеличивают записанное в УДЧ число до значения 4. Импульс 18 с Вх. 1 снова коммутируется на второй выход ключа ЗК и на Вых. 1 — импульс 19, и, если на входе управления Вх.3 задано число 5, то этот пятый поступающий на вход УДЧ импульс сбрасывает УДЧ в сост. 0, проходит на выход УДЧ и на Вых.2 — импульс 20, и переключает триггер Т в сост. 0.

Таким образом, при подаче импульса 9 на Вх.2 сформировалась на Вых.1 серия импульсов 11, 15, 16, 17, 19, а Вых.2 — импульс 20, задержанный относительно импульса 9 на $K-1$ периодов тактовой частоты (где K — число, заданное на входе управления Вх.3). На Вых.3 прошли импульсы тактовой частоты, не участвовавшие в формировании серии импульсов. Это поз-

воляет при подаче этих импульсов на Вх.1 второго экземпляра устройства формировать разделенные во времени серии импульсов.

Устройство для регистрации серий импульсов (рис. 4.22) [А. с. № 993464] позволяет выделять первый и последний импульсы серии импульсов (на Вых.1 и Вых.2 соответственно), подсчитывать число импульсов в серии импульсов и выявлять одиночные импульсы.




Рис. 4.22. Устройства для регистрации серий импульсов

Исследуемые серии импульсов подаются на Вх.1. На Вх.2 подаются импульсы тактовой частоты, а на Вх.3 — импульс сброса. Устройство состоит из триггеров Т1 и Т2, ключей ЗК1 и ЗК2 (оба типа ЗК-1), элемента ИЛИ, управляемого делителя частоты УДЧ и счетчиков импульсов СИ1 и СИ2.

Исходное состояние устройства: Т1 и Т2 находятся в сост. 0, в СИ1 и СИ2 записаны числа 0, на входах управления V ключей ЗК1 и ЗК2 имеются сигналы соответственно 0 и 1. Тактовые импульсы с Вх.2 поступают на вход коммутации С ключа ЗК2, коммутируются на его второй выход и поступают на вход УДЧ, однако на его выход не проходят, так как в СИ1 записано число 0.

Работа устройства различна при поступлении на Вх.1 серии импульсов и одиночного импульса. Если на Вх.1 подается одиночный импульс, то он поступает на вход коммутации С ключа ЗК1, коммутируется на его первый выход, проходит на Вых.1 и на входы S триггеров Т1 и Т2 и переключает их в сост.1. При этом на входах управления V ключей ЗК1 и ЗК2 устанавливаются сигналы соответственно 1 и 0. Тактовые импульсы с Вх.2, поступающие на вход коммутации С ключа ЗК2, коммутируются на его первый выход и поступают

на вход СИ1, при переполнении которого на Вых.3 формируется импульс, сигнализирующий о поступлении на Вх.1 одиночного импульса.

Если на Вх.1 поступает серия импульсов, то первый импульс поступает на вход коммутации С ключа ЗК2, коммутируется на первый выход ключа ЗК2 и на Вых. 1 и переключает Т1 и Т2 в сост. 1. Тактовые импульсы с Вх.2 после переключения Т2 в сост.1 коммутируются на первый выход ключа ЗК2 и поступают на вход СИ1. К поступлению второго импульса серии на Вх.1 в СИ1 регистрируется некоторое число M импульсов. Второй импульс серии с Вх.1 коммутируется на второй выход ключа ЗК1 и переключает триггер Т2 в состояние 0, поступление тактовых импульсов в СИ1 прекращается, тактовые импульсы коммутируются на второй выход ключа ЗК2 и на вход УДЧ. Если длительность импульсов серии равна или меньше длительности тактовых импульсов, то на вход УДЧ между действием двух импульсов серии может поступить M тактовых импульсов. Чтобы эти импульсы не сформировали импульс на выходе УДЧ, коэффициент деления последнего должен быть по крайней мере на единицу больше числа M , т. е. $M+1$. Тактовые импульсы заносят в УДЧ число M , но следующий импульс серии поступает с Вх.1 на вход сброса УДЧ и сбрасывает его в сост. 0. После действия последнего импульса серии на вход УДЧ поступает неограниченное число тактовых импульсов, в результате чего $(M+1)$ -й импульс проходит на Вых. 2 — этот импульс соответствует последнему импульсу серии.

После формирования импульса на Вых.2 можно производить считывание информации из СИ2, в котором зарегистрировано значение числа импульсов в серии, и из СИ1, в котором имеется число, пропорциональное периоду импульсов в серии импульсов. Импульсы с Вых.2 и Вых.3 можно использовать для автоматического сброса устройства. Для этого Вых.2 и Вых.3 через элемент ИЛИ следует подключить к входам управления дополнительных регистров, в которые может быть переписана содержащаяся в счетчиках информация, а элемент ИЛИ через элемент задержки — подключить к Вх.3.

Для преобразования кода числа в частоту импульсов. Преобразователь кода числа в частоту импульсов (рис. 4.23) состоит из генератора импульсов ГИ ста-

бильной частоты, управляемых делителей частоты УДЧ1, УДЧ2 и УДЧ3, делителя частоты ДЧ, счетчиков импульсов СИ1 и СИ2, ключей ЗК1 и ЗК2 (оба типа ЗК-1), вычитателей первого импульса из серии импульсов В1 и В2 и элемента ИЛИ. На Вх.1 устройства задается цифровой код, на Вых.1 формируются импульсы с частотой, соответствующей цифровому коду на Вх.1.




Рис. 4.23. Преобразователь кода числа в частоту импульсов

Генератор импульсов генерирует некоторую частоту импульсов F , например, 1 МГц. Делитель частоты делит эту частоту на некоторое фиксированное число A , например, на $A=2\,000\,000$, и выдает прямоугольные импульсы, например, с длительностью 1 с. На Вх. 1 задано некоторое число B , например $B=500$. Коэффициент деления УДЧ1 равен числу, заданному на его Вх. 1, т. е. $B=500$. Следовательно, на выходе УДЧ1 имеются импульсы с частотой F/B , т. е. импульсы с частотой $1\,000\,000/500=2000$ Гц.

Рассмотрим момент формирования паузы на выходе ДЧ. Во время формирования паузы на выходе ДЧ имеется сигнал 0. Этот сигнал подается на входы управления V ключей ЗК1 и ЗК2, которые поэтому коммутируют поступающие на их входы коммутации C импульсы на свои первые выходы. Импульсы с частотой $F/B=2$ кГц поступают на вход C ключа ЗК1, коммутируются на его первый выход и в течение времени $T=1$ с поступают на вход C вычитателя В1 первого импульса из серии. Всего на вход C вычитателя В1 поступает $TF/B=2000$ импульсов. Первый из этих импульсов выделяется на выходе выделения первого импульса В1, поступает на вход сброса СИ1 и сбрасывает его в ис-

ходное состояние. Остальные 1999 импульсов выделяются на выходе вычитателя В1 и заносятся в СИ1. Таким образом, в СИ1 устанавливается число 1999, если сброс этого счетчика был произведен в сост. 0, или число 2000, если сброс счетчика был произведен в сост. 1 (два варианта выполнения схемы). При этом поступающие от генератора на вход С ключа ЗК2 импульсы коммутируются на первый выход ключа ЗК2 и, следовательно, на вход сброса УДЧ2.

С окончанием формирования паузы на выходе делителя частоты начинается формирование импульса длительности $T=1$ с. На входах управления V ключей ЗК1 и ЗК2 устанавливаются сигналы 1. Импульсы с частотой $F=1$ МГц, поступающие с генератора на вход коммутации С ключа ЗК2, коммутируются на его второй выход и поступают на импульсный вход УДЧ2, коэффициент деления частоты которого равен K или $K+1$ (два варианта выполнения схемы), т. е. значению TF/B , или в данном случае значению 2000. На выходе УДЧ2 формируются импульсы с частотой $F/(TF/B) = B/T$ или в данном случае $1\ 000\ 000/2000=500$ Гц. Таким образом, подача на Вх.1 числа B приводит к формированию на Вых.1 импульсов с частотой, равной числу B (в герцах).

В рассмотренном примере при частоте генератора 1 МГц на Вх.1 можно подавать любые целые числа от 0 до 1 000 000. При этом на Вых.2 формируются импульсы с частотой от 0 до 1 000 000 Гц. Следует при этом иметь в виду, что при числе 0 на Вх.1 на выходе УДЧ1 импульсы не формируются. Схема построена симметричной. Во время паузы на выходе делителя частоты происходит заполнение СИ1 и деление частоты в УДЧ3, а во время импульса на выходе делителя частоты происходит заполнение СИ2 и деление частоты в УДЧ2. На Вых.2 формируются импульсы с параметрами импульсов генератора.

Заключение

Импульсные ключи с запоминанием сигнала управления как самостоятельные элементы могут быть применены при построении различных импульсных и цифровых устройств и систем. Рассмотрение этих устройств в качестве самостоятельных элементов цифровой тех-

ники позволило найти им нетрадиционные применения (не для счетного запуска триггера).

Использование ключей ЗК в цифровых устройствах наглядно видно из рис. 3.1. На рисунке выделены восемь групп устройств в зависимости от условной сложности выполняемых ими функций.

Логическими элементами простейшей первой степени сложности являются И, ИЛИ, НЕ. Они используются при создании устройств второй степени сложности: И — НЕ и ИЛИ — НЕ. Элементами третьей степени сложности являются RS-триггер, для построения которого необходимы два элемента ИЛИ — НЕ, и ключ ЗК, для построения которого на логических элементах необходимо четыре элемента ИЛИ — НЕ и один элемент НЕ, что и показано линиями, связывающими триггер и ключ ЗК с элементами ИЛИ — НЕ и НЕ (рис. 3.1).

При построении таблицы выдержан принцип Паскаля «Заменять то, что определено, его определением». Это означает, что ключ ЗК применяется в составе любого устройства в непосредственном виде, а не в составе какого-либо другого, входящего в его состав устройства. Из рисунка можно узнать о возможном составе любого из рассмотренных устройств. Например, кольцевой распределитель импульсов (кольцевой счетчик) состоит из RS-триггеров, ключей ЗК, элементов ИЛИ и И. Это устройство не содержит триггеров со счетным входом. Без триггеров со счетным входом могут выполняться сдвигающие регистры, в состав которых входят RS-триггеры, ключи ЗК, элементы ИЛИ. Однако все известные [4] сдвигающие регистры имеют в своем составе триггеры со счетным входом и, следовательно, могут быть отнесены не менее чем к пятой группе степени сложности. Применение ключей ЗК в сдвигающих регистрах позволило уменьшить степень их сложности, что всегда ведет к упрощению схемы.

Вычитатель первого импульса из серии импульсов показан в составе групп четвертой и пятой степеней сложности. Действительно, вычитатели (см. рис. 2.13 и 2.14) имеют четвертую степень сложности, а более быстросрабатывающий вычитатель (рис. 2.16) имеет пятую степень сложности, так как содержит триггер со счетным входом.

На рис. 3.1 приведены устройства от первой до восьмой степеней сложности. Некоторые из рассмотренных




Рис. 3.1. Структура импульсных и цифровых устройств

устройств имеют бóльшую степень сложности. Девятую степень сложности имеет УДЧ с коэффициентом деления $\sum_{i=1}^K \sum_{j=1}^i j$, в состав которого входят элементы восьмой степени сложности (УДЧ с коэффициентом деления $\sum_{i=1}^K i$) и седьмой степени сложности (УДЧ с коэффициентом деления K). Девятую степень сложности, которая не показана на рисунке, имеют устройства для извлечения корня третьей и четвертой степеней. Десятую степень сложности могут иметь устройства для извлечения корня пятой степени, в состав которого среди других устройств входит устройство девятой степени сложности — УДЧ с коэффициентом деления $\sum_{i=1}^K \sum_{j=1}^i j$.

Использование ключей ЗК унифицирует многие цифровые устройства. Так, например, устройства для временного разделения импульсных сигналов (рис. 2.9), для суммирования импульсных сигналов (рис. 2.10) и для вычитания импульсных сигналов (рис. 2.11) приведены для двух импульсных сигналов, но легко могут быть преобразованы в устройства, воспринимающие любое число импульсных сигналов. Более того, устройства для суммирования (рис. 2.10) и вычитания (рис. 2.11) импульсных сигналов содержат в неизменном виде устройство для временного разделения импульсных сигналов (рис. 2.9), которое, в свою очередь, содержит устройство для синхронизации импульсов (рис. 2.1).

Применение ключей ЗК позволяет унифицировать выходные сигналы цифровых устройств. Действительно, на выходе всех рассмотренных устройств формируются одинаковые импульсы, параметры которых соответствуют параметрам тактовых импульсов. Это облегчает проектирование цифровых систем.

Таким образом, использование ключей ЗК при построении цифровых устройств упрощает и унифицирует многие цифровые устройства, упрощает и делает более логичным проектирование их и систем в целом. Это доказывает необходимость введения ключей ЗК в число основных элементов цифровых и импульсных устройств.

Список литературы

1. **Климов В. В.** Пересчетные схемы на туннельных диодах и транзисторах. — В кн.: Полупроводниковые приборы и их применение/ Под ред. Я. А. Федотова. — М.: Сов. радио, 1970, вып. 24, с. 135—148.
2. **Климов В. В.** Синтез интегрально исполняемых триггерных устройств со счетным входом. — Управляющие системы и машины, 1976, вып. 5, с. 106—110.
3. **Климов В. В.** Триггеры со счетным входом с запуском по величине импульсов на тиристорах. — В кн.: Полупроводниковые приборы в технике электросвязи/ Под ред. Я. А. Федотова. — М.: Связь, 1975, вып. 15, с. 138—143.
4. **Букреев И. Н., Мансуров Б. М., Горячев В. И.** Микроэлектронные схемы цифровых устройств. — М.: Сов. радио, 1975. — 368 с.
5. **Климов В. В.** Электронные импульсные ключи, запоминающие сигнал управления. — В кн.: Электронная техника в автоматике/ Под ред. Ю. И. Конева. — М.: Сов. радио, 1972, вып. 3, с. 122—128.
6. **Климов В. В.** К вопросу синтеза пересчетных схем на управляемых S-негатронах. — Автоматика и вычислительная техника, 1976, № 4, с. 77—80.
7. **Шагурин И. И.** Транзисторно-транзисторные логические схемы. — М.: Сов. радио, 1974. — 160 с.

Оглавление

Введение	3
1. Импульсные ключи с запоминанием сигнала управления	5
1.1. Основные определения	5
1.2. Импульсные ключи на логических элементах	7
1.3. Импульсные ключи на транзисторах	9
1.4. Импульсные ключи на <i>N</i> - и <i>S</i> -негатронах	12
1.5. Импульсные ключи с инверсным входом коммутации	14
2. Устройства для преобразования и сравнения импульсных сигналов	15
2.1. Устройства для синхронизации импульсных сигналов	15
2.2. Устройства для временного разделения импульсных сигналов	19
2.3. Устройства для вычитания (вычитатели) первого импульса из серии импульсов	22
2.4. Устройства для суммирования и вычитания импульсных сигналов	25
2.5. Селекторы импульсных сигналов по частоте следования	26
2.6. Устройства для сравнения частот импульсных сигналов	31
3. Счетчики импульсов и сдвигающие регистры	33
3.1. Триггерные устройства	33
3.2. Счетчики импульсов	40
3.3. Распределители импульсов	43
3.4. Сдвигающие регистры	46
4. Управляемые делители частоты следования импульсов и их применение	49
4.1. Управляемые делители частоты УДЧ	49
4.2. Применение УДЧ в цифровых устройствах	60
Заключение	74
Список литературы	78

ВАЛЕНТИН ВИКТОРОВИЧ КЛИМОВ
ИМПУЛЬСНЫЕ КЛЮЧИ В ЦИФРОВЫХ УСТРОЙСТВАХ

Редактор В. М. Ларионова
Технический редактор Г. З. Кузнецова
Корректор Т. С. Власкина

ИБ № 784

Сдано в набор 16.12.83 Подписано в печать 28.02.84 Т-06645 Формат 84×108/32
Бумага типографская № 3 Гарнитура литературная Печать высокая Усл. печ. л. 4,2
Усл. кр.-отг. 4,41 Уч.-изд. л. 4,16 Тираж 20000 Изд. № 20649 Зак. 3342 Цена 20 к.

Издательство «Радио и связь». 101000 Москва, Почтамт, а/я 693

Ордена Октябрьской Революции и ордена Трудового Красного Знамени Первая Образцовая типография имени А. А. Жданова Союзполиграфпрома при Государственном комитете СССР по делам издательств, полиграфии и книжной торговли. Москва, М-54, Валовая, 28

20 к.

«РАДИО И СВЯЗЬ»